• صفحه اصلی
  • دسته¬بندی و پیاده¬سازی تروجان¬های سخت¬افزاری و ارائه راهی نوین برای کشف آن¬ها

اشتراک گذاری

آدرس مقاله


کد مقاله : 202007118200 بازدید : 10242 صفحه: 13 - 32

20.1001.1.27170411.1396.9.31.2.3

نوع مقاله: پژوهشی

دسته¬بندی و پیاده¬سازی تروجان¬های سخت¬افزاری و ارائه راهی نوین برای کشف آن¬ها

محورهای موضوعی : عمومى

صادق حاجی محسنی 1 * , محمدعلی دوستاری 2 , محمدباقر غزنوی قوشچی 3

1 - گروه کامپیوتر، دانشگاه شاهد، ایران
2 - گروه کامپیوتر، دانشگاه شاهد، ایران
3 - گروه برق الکترونیک، دانشگاه شاهد، ایران

تاریخ دریافت : 1395/03/24 تاریخ پذیرش : 1395/03/24 تاریخ انتشار : 1396/06/27

کلید واژه: امنیت, تغییرات خرابکارانه, تروجان سخت افزاری, کشف تروجان, حلقه نوسانگر,

چکیده مقاله :

در سال های اخیر نوعی حمله سخت افزاری به نام تروجان سخت افزاری مطرح شده است که فرد متخاصم با تغییرات بدخواهانه بر روی تراشه، آن را برای رسیدن به مقصود خود آماده می کند. هدف از این حملات از کار انداختن تراشه، تغییر مشخصات و بدست آوردن اطلاعات حساس می باشد. در این مقاله ابتدا دسته بندی مناسبی از انواع تروجان های سخت افزاری و روش های کشف و مقابله با آن ها انجام شده است. در ادامه چهار نمونه عملی تروجان بر روی الگوریتم رمزنگاری DES پیاده سازی شده و نتایج آن مورد بررسی قرار گرفته است. سپس سخت افزاری بر پایه مشخصه تاخیر مدار پیشنهاد شده است که ورودی آن فرکانس حلقه های نوسانگر تعبیه شده در مدار تحت تست و خروجی آن یک رشته بیت متناظر با چالش اعمال شده می باشد. سخت افزار پیشنهادی به گونه ای طراحی شده است که در صورت تغییر در مدار اصلی، با تغییر در فرکانس حلقه های نوسانگر و در نتیجه رشته بیت مورد انتظار، وجود سخت-افزار تروجان را مشخص می کند. از طرفی با بررسی عوامل موثر بر فرکانس حلقه نوسانگر از جمله دما، ولتاز و تغییرات پروسس، حلقه های نوسانگری برای تعبیه درون مدار توصیه شده است که باعث کاهش تغییرات فرکانس در برابر این عوامل شده و تغییرات فرکانس ناشی از این عوامل به منزله تغییر فرکانس ناشی از حمله به سخت افزار تلقی نمی شود و در نتیجه با حذف عوامل تاثیرگذار منفی محیطی در مدار طراحی شده، سخت افزار پیشنهادی با دقت بالایی برای کاربرد کشف تروجان پیشنهاد شده است.

چکیده انگلیسی:

In recent years, a type of hardware attack called hardware trojan has been introduced, which the hostile person prepares to achieve his goal by malicious changes on the chip. The purpose of these attacks is to disable the chip, change specifications, and obtain sensitive information.

منابع و مأخذ:

1. D. Agrawal et al., ‘‘Trojan Detection Using IC Finger printing ,’’Proc. IEEE Symp. Security and Privacy (SP 07), IEEE CS Press, 2007, pp. 296-310.
2. X. Wang et al., ‘‘Hardware Trojan Detection and Isolation Using Current Integration and Localized Current Analysis,’’Proc. IEEE Int’l Symp. Defect and Fault Tolerance of VLSI Systems (DFT 08), IEEE CS Press, 2008, pp. 87-95.
3. R. Rad et al., ‘‘Power Supply Signal Calibration Techniques for Improving Detection Resolution to Hardware Trojans,’’ Proc. IEEE/ACM Int’l Conf. Computer-Aided Design (ICCAD 08), IEEE CS Press, 2008, pp. 632-639.
4. Y. Alkabani and F. Koushanfar, ‘‘Consistency-Based Characterization for IC Trojan Detection,’’ Proc. IEEE/ ACM Int’l Conf. Computer-Aided Design (ICCAD 09), IEEE CS Press, 2009.
5. J. Li and J. Lach, ‘‘At-Speed Delay Characterization for IC Authentication and Trojan Horse Detection,’’ Proc. IEEE Int’l Workshop Hardware-Oriented Security and Trust (HOST 08), IEEE CS Press, 2008, pp. 8-14.
6. Y. Jin and Y. Makris, ‘‘Hardware Trojan Detection Using Path Delay Fingerprint,’’ Proc. IEEE Int’l Hardware-Oriented Security and Trust (HOST 08), IEEE CS Press, 2008, pp. 51-57.
7. S. Jha and S.K. Jha, ‘‘Randomization Based Probabilistic Approach to Detect Trojan Circuits,’’ Proc. 11th IEEE High Assurance Systems Engineering Symp., IEEE Press, 2008, pp. 117-124.
8. F. Wolff et al., ‘‘Towards Trojan Free Trusted ICs: Problem Analysis and Detection Scheme,’’ Proc. Design, Automation and Test in Europe Conf. (DATE 08), ACM Press, 2008, pp. 1362-1365.
9. M. Banga and M. Hsiao, ‘‘A Region Based Approach for the Identification of Hardware Trojans,’’ Proc. IEEE Int’l Workshop Hardware-Oriented Security and Trust (HOST 08), IEEE CS Press, 2008, pp. 40-47.
10. M. Banga and M. Hsiao, ‘‘A Novel Sustained Vector Technique for the Detection of Hardware Trojans,’’ Proc. 22nd Int’l Conf. VLSI Design, IEEE CS Press, 2009, pp. 327-332.
11. G.E. Suh, D. Deng, and A. Chan, ‘‘Hardware Authentication Leveraging Performance Limits in Detailed Simulations and Emulations,’’ Proc. 46th Design Automation Conf. (DAC 09), ACM Press, 2009, pp. 682-687.
12. G. Bloom, B. Narahari, and R. Simha, ‘‘OS Support for Detecting Trojan Circuit Attacks,’’ Proc. IEEE Int’l Workshop Hardware-Oriented Security and Trust (HOST 09), IEEE CS Press, 2009, pp. 100-103.
13. H. Salmani, M. Tehranipoor, and J. Plusquellic, ‘‘New Design Strategy for Improving Hardware Trojan Detection and Reducing Trojan Activation Time,’’ Proc. IEEE Workshop Hardware-Oriented Security and Trust (HOST 09), IEEE CS Press, 2009, pp. 66-73.
14. M. Banga and M. Hsiao, ‘‘VITAMIN: Voltage Inversion Technique to Ascertain Malicious Insertion in ICs,’’ Proc. 2nd IEEE Int’l Workshop Hardware-Oriented Security and Trust (HOST 09), IEEE CS Press, 2009, pp. 104-107.
15. M. Abramovici and P. Bradley, ‘‘Integrated Circuit Security: New Threats and Solutions,’’ Proc. 5th Ann. Workshop Cyber Security and Information Intelligence Research: Cyber Security and Information Challenges and Strategies (CSIIRW 09), ACM Press, 2009, article 55.
16. R.S. Chakraborty, S. Paul, and S. Bhunia, ‘‘On- Demand Transparency for Improving Hardware Trojan Detectability,’’ Proc. IEEE Int’l Workshop Hardware Oriented Security and Trust (HOST 08), IEEE CS Press, 2008, pp. 48-50
17. J. Rajendran et al., “Reconfiguration of Functional Logic into Trojan Detecting Ring Oscillators and Test-for-Trust Cost Analysis,” to appear in Proc. 29th IEEE VLSI Test Symp. (VTS 11), IEEE CS Press, 2011.
18. I. Verbauwhede and P. Schaumont, ‘‘Design Methods for Security and Trust,’’ Proc. Design, Automation and Test in Europe Conf. (DATE 07), EDA Consortium, pp. 672-677.
19. DARPA, “TRUST in Integrated Circuits (TIC) - Proposer Information Pamphlet”, 2007. [Online]. Available: http://www.darpa.mil/MTO/solicitations/baa07-24/index.html
20. M. Tehranipoor and F. Koushanfar, “A Survey of Hardware Trojan Taxonomy and Detection,” IEEE Design & Test of Computers, Jan. 2010, pp. 10-25.
21. SK. Subideh ALI, R. Subhra, D. Mukhopadhyay, S.Bhunia, "Multi-Level Attacks: An Emerging Security Concern for Cryptographic Hardware," proceedind of IEEE, 2011.
22. Shi-Wen Chen, Ming-Hung Chang, Wei-Chih Hsieh, and Wei Hwang, Fully On-Chip Tempterature,Process,and Voltage Sensors, IEEE 2010.
23. X. Wang, M. Tehranipoor, and J. Plusquellic, ‘‘Detecting Malicious Inclusions in Secure Hardware: Challenges and Solutions,’’ Proc. IEEE Int’l Workshop Hardware-Oriented Security and Trust
24. (HOST 08)IEEE CS Press, 2008, pp. 15-19.
25. X.Zhang and M.Tehranipoor,” RON: An On-Chip Ring Oscillator Network for Hardware Trojan Detection” Proc. IEEE 2011.
26. O.C CHEN, R. SHEEN, A Power-Efficient Wide-Range Phase-Locked Loop, IEEE Journalof Solid State Circuits, vol.37, 1, (2002).
27. G. Jovanovi´c, M. Stojˇcev, Z. Stamenkovic, “A CMOS Voltage Controlled Ring Oscillator with Improved Frequency Stability” SCIENTIFIC PUBLICATIONS OF THE STATE UNIVERSITY OF NOVI PAZAR SER . A: APPL. MATH. INFORM. AND MECH. vol. 2, 1 (2010), 1-9.
28. J. Rajendran et al., “Reconfiguration of Functional Logic into Trojan Detecting Ring Oscillators and Test-for-Trust Cost Analysis,” to appear in Proc. 29th IEEE VLSI Test Symp. (VTS 11), IEEE CS Press, 2011.
29. Y. Jin and Y. Makris, “Hardware Trojan Detection Using Path Delay Fingerprint,” IEEE Int.Hardware-Oriented Security and Trust(HOST),2008.
30. صادق حاجی محسنی، دکتر محمدعلی دوستاری، دکتر محمد باقر غزنوی قوشچی "تروجان¬های سخت¬افزاری، شناخت آن¬ها، دسته¬بندی، پیاده¬سازی و راه¬های مقابله" چهارمین کنفرانس فناوری اطلاعات و دانش، دانشگاه صنعتی بابل، خرداد 1391
متن کامل:


فصلنامه علمي- پژوهشي

فناوري اطلاعات و ارتباطات ایران

سال نهم، شماره‌هاي 31 و 32، بهار و تابستان 1396

 صص: 32- 13

E:\E Drive\logo\iicta Logo0.JPG 

دسته­بندی و پیاده­سازی تروجان­های سخت­افزاری و ارائه راهی نوین برای کشف آن­ها

 

* صادق حاجی محسنی**    محمدعلی دوستاری   *** محمدباقرغزنوی قوشچی

* گروه کامپیوتر، دانشگاه شاهد، ایران

** گروه کامپیوتر، دانشگاه شاهد، ایران

*** گروه برق الکترونیک، دانشگاه شاهد، ایران

 

تاریخ دریافت: 24/03/1395          تاریخ پذیرش: 07/11/1396

چكيده

در سال­های اخیر نوعی حمله­ سخت­افزاری به نام تروجان سخت­افزاری مطرح شده است که فرد متخاصم با تغییرات بدخواهانه بر روی تراشه، آن را برای رسیدن به مقصود خود آماده می­کند. هدف از این حملات از کار انداختن تراشه، تغییر مشخصات و بدست آوردن اطلاعات حساس می­باشد.

در این مقاله ابتدا دسته­بندی مناسبی از انواع تروجان­های سخت­افزاری و روش­های کشف و مقابله با آن­ها انجام شده است. در ادامه چهار نمونه عملی تروجان بر روی الگوریتم رمزنگاری DES پیاده­سازی شده و نتایج آن مورد بررسی قرار گرفته است. سپس سخت­افزاری بر پایه مشخصه تاخیر مدار پیشنهاد شده است که ورودی­ آن فرکانس حلقه­های نوسانگر تعبیه شده در مدار تحت تست و خروجی آن یک رشته بیت متناظر با چالش اعمال شده می­باشد. سخت­افزار پیشنهادی به گونه­ای طراحی شده است که در صورت تغییر در مدار اصلی، با تغییر در فرکانس­ حلقه­های نوسانگر و در نتیجه رشته بیت مورد انتظار، وجود سخت­افزار تروجان را مشخص می­کند. از طرفی با بررسی عوامل موثر بر فرکانس حلقه نوسانگر از جمله دما، ولتاز و تغییرات پروسس، حلقه­های نوسانگری برای تعبیه درون مدار توصیه شده است که باعث کاهش تغییرات فرکانس در برابر این عوامل شده و تغییرات فرکانس ناشی از این عوامل به منزله تغییر فرکانس ناشی از حمله به سخت­افزار تلقی نمی­شود و در نتیجه با حذف عوامل تاثیرگذار منفی محیطی در مدار طراحی­شده، سخت­افزار پیشنهادی با دقت بالایی برای کاربرد کشف تروجان پیشنهاد شده­است. 

واژه‌های کلیدی: امنیت، تغییرات خرابکارانه، تروجان سخت افزاری، کشف تروجان، حلقه نوسانگر

 

 

1.       مقدمه

مهمترین چالش وسایل حساس و در کل کاربردهای رمزنگاری، چگونگی حفظ امنیت آن­ها است. در سال­های گذشـته انواع حمـلات سخـت­افـزاری و نرم­افـزاری، از جمله

 

نویسندة عهده‌دار مکاتبات: محمدابراهیم سمیع samie@shirazu.ac.ir

 

حملات آنالیز توان مصرفی، فیزیکی، مرد میانی، تکرار و ... مطرح بوده و تحقیقات فراوانی نیز روی آن­ها انجام شده است. امـا اخیرا یک حمله سخت­افزای جدید معرفی شده که

با توجه به اینکه عمر آن کمتر یک دهه است، بسیار مورد توجه قرار دارد. برای ساخت یک تراشه از مرحله ایده فکری و طرح اولیه تا ساخت و تولید انبوه آن بخش­های مختلفی درگیر بوده و مراحل گوناگونی باید سپری شوند که هریک از این مراحل به دیگری مرتبط می­باشد. ارتباط این بخش­ها مکان انجام حمله در مراحل مختلف طراحی، ساخت و توسعه، حمله بر روی سخت­افزار رمزنگاری را مستعدتر
می­کند]21[.

به دلیل وسعت طراحی و ساخت صنعت نیمه هادی،
تراشه­ها برای فعالیت­های بدخواهانه و مهاجمانه آسیب پذیر شده­اند. این مخاطرات، نگرانی­ها در موضوع تهدیدات ممکن برای سیسـتم­های نظامی­، سازمان­های مالی و امنیت حمل و

 

 

 

 

 

 

 

 

در این مقاله به معرفی کامل این تهدید جدید، راه­های مقابله با آن و به برخی از فعالیت­های انجام شده در این زمینه پرداخته و همچنین سخت­افزاری برای کشف این حمله سخت­افزاری پیشنهاد شده است که شامل قسمت­های زیر می­باشد. در بخش دوم
تروجان­های سخت­افزاری با توجه به پارامترهای گوناگون تقسیم­بندی شده­اند. در بخش سوم به
روش­های گوناگون کشف و شناسایی این حمله سخت­افزاری و همچنین تولید یک تراشه امن پرداخته شده است. در بخش چهارم پیاده­سازی­های انجام شده از تروجان سخت­افزاری بیان شده است. در بخش پنجم به مفهوم حلقه نوسانگر، عوامل موثر بر آن و چگونگی عمـلکرد آن در کشف تروجـان سخت­افزاری

 

 

 

 

 

 

 

 

 

 

 

نقل را افزایش داده است. مداری که در هریک از مراحل تولید تا ساخت توسط طراحان مدار یا کارخانه سازنده در طرح اصلی گنجانده می­شود و باعث تغییرات خرابکارانه بر روی تراشه شود، تروجان سخت­افزاری نام دارد. فرد متخاصم می­تواند تروجانی را طراحی کند که در زمان­های آتی سیستم را مختل کرده یا باعث نشت اطلاعات محرمانه شود. در شکل 1 مراحل تولید تا ساخت یک مدار مجتمع و همچنین امن یا غیر امن بودن هر مرحله نمایش داده شده است. مرحله­هایی که با رنگ سبز مشخص شده­اند، امکان قرارگیری تروجان در این مراحل وجود ندارد و مراحلی که با رنگ زرد نشان داده شده­اند مستعد حضور تروجان
سخت­افزاری می­باشند.

img0 

 

 

 

 

 

 

شکل1: آسیب­پذیری مراحل ساخت مدارمجتمع

 

 

 

در بخش ششم پارامتر تغییرات پروسس مورد بررسی قرار گرفته است. سخت افزار پیشنهادی برای تست مدار و کشف تروجان و همچنین بررسی میزان دقت این سخت­افزار پیشنهادی، در بخش پایانی آورده شده است. 2. دسته­بندی تروجان

تروجان­های سخت­افزاری در سه دسته اصلی بر طبق مشخصات فیزیکی، مشخصات فعال­سازی و عملکرد
 آن­ها طبقه­بندی می­شوند. ]22[. این دسته­بندی در شکل 2 نشان داده شده است. همچنین تروجان­ها
می­توانند ترکیبی از این سه دسته نیز باشند. به­طور مثال می­توانند چندین مشخصه فعال­سازی داشته باشند]20[.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1-2- پارامتر اول دسته­بندی تروجان: مشخصات فیزیکی

مشخصات فیزیکی یکی از پارامترهایی است که بر اساس آن تروجان­ها به چهار زیر دسته تقسیم
می­شوند]22[. زیر دسته نوع، خود به دو بخش تغییر و حذف و اضافه تقسیم می­شود. کلاس حذف و اضافه شامل تروجان­هایی می­شود که به صورت فیزیکی به اضافه یا حذف ترانزیستورها و گیت­ها اشاره دارد. در حالیکه کلاس تغییر به تروجان­هایی اشاره دارد که به تغییر سیم­ها و منطق­های موجود تحق بخشیدند. دسته اندازه، تعداد اجزای داخل تراشه که اضافه و حذف شده­اند را محاسبه می­کند. دسته مکان توزیع، محل قرارگرفتن تروجان در طرح­بندی فیزیکی تراشه را توصیف می­کند. دسته ساختار به موردی اشاره دارد که فرد متخاصم به منظور تعبیه تروجان، مجبور به ساخت دوباره طرح­ تراشه شده که باعث تغییر شکل فیزیکی تراشه می­شود. باید مدنظر داشت که تغییر بدخواهانه در طرح­  فیزیکی که پارامترهای تاخیر و توان را تغییر دهد، می­تواند کشف تروجان را آسان کند.

 

   

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

img0 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

شکل 2: دسته­بندی تروجان

 

بدخواهانه در طرح­  فیزیکی که پارامترهای تاخیر و توان را تغییر دهد، می­تواند کشف تروجان را آسان کند.

2-2- پارامتردوم دسته بندی تروجان: مشخصات فعال­سازی

دسته مشخصات فعال­سازی به معیارهایی اشاره دارد که باعث راه اندازی تروجان می­شود. مشخصات
فعال­سازی شامل دو زیر دسته می­باشد: 1. فعال­ساز خارجی که بوسیله آنتن یا سنسور که با دنیای بیرون در ارتباط هستند، راه­اندازی می­شود. 2. فعال­سازی داخلی که خود این دسته شامل دو زیر قسمت همیشه فعال و وابسته به شرط می­باشد]22[.

وضعیت همیشه فعال به این معناست که تروجان همیشه در حال فعالیت بوده و می­تواند در هر لحظه فعالیت تراشه را مختل کند. وضعیت وابسته به شرط شامل تروجان­هایی می­شود که تا زمانی­که شرط خاصی تامین نشود، غیرفعال هستند. شروط
فعال­سازی می­توانند بر پایه خروجی یک سنسور باشند. به­طوری که تابعی از دما، ولتاژ یا هر شرط دیگر محیط باشند. همچنین این شرایط می­توانند بر پایه وضعیت منطق داخلی مانند یک الگوی ورودی خاص یا مقدار یک شمارنده داخلی باشند]20[.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

باشند. به­طوری که تابعی از دما، ولتاژ یا هر شرط دیگر محیط باشند. همچنین این شرایط می­توانند بر پایه وضعیت منطق داخلی مانند یک الگوی ورودی خاص یا مقدار یک شمارنده داخلی باشند]20[.

3-2- پارامتر سوم دسته­بندی تروجان: مشخصه عملکرد

نوع رفتار مختل کننده تروجان را بیان می­کند. این بخش شامل سه زیر دسته می­شود:

1. تغییر عملکرد: به تروجان­هایی اشاره دارد که عملکرد تراشه را به­وسیله اضافه کردن منطق جدید یا کنارگذاشتن منطق­های موجود تغییر می­دهد. 2. تغییر مشخصات به تروجان­هایی اشاره دارد که هدف آن­ها تغییر ویژگی­های پارامتری تراشه مانند تاخیر می­باشد. 3. انتقال اطلاعات شامل تروجان­هایی می­شوند که اطلاعاتی مانند کلید را برای فرد متخاصم ارسال می­کند]20[.

3- دسته­بندی کشف و مقابله با تروجان

پس از شناسایی انواع تروجان سخت­افزاری، هدف اصلی چگونگی شناسایی و مقابله با آن­ها می­باشد. نویسندگان این مقاله روش­هایی را که مورد بررسی قرار گرفت­است مورد مطالعه قرار داده و دسته­بندی از آن ارائه داده­اند. در زیر هر دسته برای واضح­تر شدن ابعاد مسئله، منابع مرتبط و
سال­های فعالیت در آن زمینه نیز آورده شده است. بر طبق دسته­بندی انجام شده، روش­های کشف و مقابله با تروجان سخت­افزاری مطابق شکل 3 به چهار دسته اصلی تقسیم می­شوند.

1-3- کشف تروجان بر پایه آنالیز سیگنال­های کانال جانبی

سیگنال­های کانال جانبی مانند زمان و توان برای کشف تروجان استفاده می­شوند. سیگنال­های کانال جانبی بر پایه توان یک دید مناسب از ساختار داخلی فعالیت­های داخلی تراشه و در نتیجه توانایی کشف تروجان بدون را­ه­اندازی آن­ها را فراهم می­کنند.

1-1-3- کشف تروجان بر پایه آنالیز توان

آگراوال اولین شخصی بود که از اطلاعات کانال جانبی برای کشف تروجان با کمک از مصرف توان مدار استفاده کرد]1[. برای بدست آوردن الگوی توانی مدار بدون تروجان، الگوهای تصادفی به مدار داده شده و توان آن اندازه­گیری می­شود. بعد از اعمال ورودی، تعداد محدودی از تراشه­ها مهندسی معکوس می­شوند تا ازعدم وجود تروجان در آن­ها اطمینان حاصل شود. وقتی الگوی مرجع بدست آمد، الگوی تصادفی مشابه به تراشه­های تحت تصدیق هویت داده می­شود. اگر الگوی توانی این تراشه­ها با الگوی مرجع متفاوت باشد، این تراشه مشکوک تلقی شده و احتمال وجود تروجان در آن­ زیاد می­باشد. 

Rad  روش آنالیز تغییرات سیگنال توان بر پایه منطقه را به منظور کاهش سهم تغییرات پردازش و جریان­های نشتی پیشنهاد کرد]3[. منطقه یک بخش طرح­ است که بخش عمده توان خود را از پورت­های توان دریافت می­کند.

 

img0 

 

شکل 3: دسته­بندی روش­های کشف تروجان

2-1-3- کشف تروجان بر پایه آنالیز زمان

Li   و  Lachبرای کشف تروجان روش PUF را بر پایه تاخیر پیشنهاد کردند]5[. این روش از تکنیک­های
اندازه­گیری تاخیر کلاک برای اندازه­گیری تاخیر مسیر ثبات-ثبات انتخاب شده، استفاده می­کند. مدار اصلی شامل ثبات و مدار ترکیبی است که توسط کلاک 1 راه­اندازی شده­اند. ثبات سایه، ورودی مشابه ثبات مقصد می­گیرد، اما توسط کلاک 2 راه­اندازی می­شود و در نتیجه حاصل هر دو در طول هر کلاک مقایسه می­شود.

2-3- کشف تروجان توسط پارامترهای فعال­سازی

روش­های فعال­سازی می­تواند فرآیند کشف تروجان را تسریع بخشیده و در بعضی موارد با آنالیز توان هنگام اجرا ترکیب شوند. اگر بخشی از تروجان فعال شود، مدار تروجان توان دینامیکی بیشتری مصرف می­کند که به بررسی تفاضل توان مدار بدون تروجان و با تروجان کمک می­کند.

1-2-3- فعال­سازی غیر آگاهانه

این روش­ بر پایه فعال­سازی تصادفی یا تروجان­ها می­باشد. برای مثال Jha و همکارانش روشی احتمالی را برای کشف تروجان­ها ارائه کردند]7[. آن­ها نشان دادند اعمال برخی مشخصات احتمالی برای الگوهای اعمال شده به ورودی، به کشف تروجان کمک می­کند. در نتیجه الگوهای ورودی بر پایه مشخصات احتمالی را برای تراشه تحت تصدیق هویت اعمال کرده و خروجی آن را با مدار اصلی مقایسه کردند. اگر اختلاف در خروجی­ها مشاهده شود، مدار شامل تروجان سخت­افزاری می­باشد. برای کشف تروجان در تراشه­های ساخته شده، الگوها می­توانند فقط بر پایه بعضی احتمالات و به منظور بررسی یکسان بودن طراحی ساخته شده و تراشه اصلی، اعمال شوند.

Wolff ترکیبات مدارات نادر در طراحی را آنالیز کرد]8[. این سیم­های به­ ندرت فعال، برای فعال­سازی تروجان استفاده می­شوند. او یک مجموعه بردار را برای فعال­سازی اینگونه سیم­ها تولید کرده و پیشنهاد ترکیب آن­ها با بردارهای تست  ATPGرا برای فعال­سازی تروجان مطرح کرد.

2-2-3- فعال­سازی آگاهانه

Banga و Hsiao تکنیک تولید تست دو مرحله­ای را ایجاد کردند.]9[ هدف آن­ها بزرگنمایی اختلافات بین تراشه تحت تصدیق هویت و شکل موج­های توان طراحی اصلی بود. در مرحله اول (جزء­بندی مدار) یک الگوی آگاه از منطقه کمک می­کرد تا مناطق مستعد قرار گرفتن تروجان مشخص شود. در مرحله بعد (بزرگنمایی فعالیت) الگوهای جدید تست در مناطق شناسایی شده برای بزرگنمایی اختلاف بین مدار اصلی و مدار همراه تروجان اعمال می­شوند. در این مرحله بردارهای بیشتری برای مناطقی که احتمال وجود تروجان در آن­ها بیشتر است، با استفاده از الگوی تولید تست مشابه در مرحله اول ساخته می­شوند.

3-3- کشف تروجان در سطح معماری

تکنیک­هایی مانند قرار گرفتن قسمت­های امن در موارد خاص با نور، دما، مداخله یا سنسور می­توانند حفاظت را در سطح فیزیکی فراهم کنند. برای سر و کار داشتن با حملات کانال جانبی در سطح میکرو معماری، Verbauwhede و Schaumont پیشنهادکردند دستوراتif thenelse  برای مصرف مقدار زمان و توان در طول اجرا بالانس شوند]18[.

4-3- سخت­افزار امن برای مقابله با تروجان

فعالیت­های طراحی حال حاضر، آنالیز سیگنال کانال جانبی یا تولید الگو برای کشف تروجان را پشتیبانی نمی­کنند. در این بخش به چند روش پیشنهاد شده برای بهبود کشف تروجان از طریق ایزوله­کردن سخت­افزار به­ کمک تغییر یا اصلاح نقشه اصلی طرح پرداخته شده است. این روش ها طراحی برای سخت افزار امن نام دارند. آن­ها به جلوگیری از تعبیه تروجان و تسهیل بیشتر کشف تروجان کمک کرده و احراز هویت موثر تراشه را فراهم می­کنند.

Banga و Hsiao یک طرح ولتاژ معکوس را برای بزرگنمایی فعالیت تروجان پیشنهاد کردند]14[. از آنجاییکه تروجان تحت شرایط خاصی فعال می­شود، ورودی های تراشه باید قابلیت تغییرات داشته­باشند که شرایط نادر برای فعال سازی تروجان ایجاد شوند. برای مثال در یک گیتAND  4 ورودی، یک شرط نادر زمانی است که همه ورودی ها یک باشند. ( احتمال1 به 16). هدف تغییر عملکرد تروجان برای حذف شرایط نادر است. معکوس کردن VDD و GND عملکرد آن را تغییر داده و حاشیه نویز را که هنگام خروجی - VTH VDD و VTH جا به جا می شود را کاهش می­دهند. در نتیجه تغییر AND به NAND و 1 در خروجی تروجان NAND  مقدار نادری نیست. (احتمال 15 به 16). همچنین در این روش باید سختی تغییر بین ولتاژ VDD و GND را برای هر گیت مدار در نظر گرفت.

4- پیاده­سازی تروجان

 در این بخش چهار نمونه از تروجان­های پیاده­سازی شده توسط نویسندگان مقاله با عملکردهای گوناگون روی الگوریتم DES توضیح داده می­شود. باید توجه شود
روش­های پیاده­سازی شده روی هر الگوریتم رمزنگاری دیگری مانند AES و غیره نیز قابل پیاده سازی است. برای پیاده سازی آن باید چند نکته را مد نظر داشت. مراحل زیر به ترتیب برای پیاده­سازی تروجان سخت­افزاری پیشنهاد می­شود]28[.

1.       مطالعه طرح 2. انتخاب نوع 3.انتخاب مکان
 4. بهینه­سازی کد 5. احتمال کشف

 در ابتدا طرح و نکات سیستم مورد حمله باید به دقت مورد مطالعه قرار گیرد. این مرحله بسیار کلیدی و حساس است، چون باید ضعف­های امنیتی سیستم و چگونگی راه نفوذ به سیستم پیدا شود. معمولا تروجان در واسطی که از توابع رمز استفاده می­کند قرار می­گیرد، ولی تعبیه آن در خود توابع رمز و تغییر عملکرد آن­ها نیز ممکن و محتمل است. پس از آن باید یکی از انواع تروجان که در بخش 2 شرح داده شد، انتخاب شود. در مرحله بعد نوبت به پیاده سازی تروجان است. از آنجایی که مدار تروجان نباید بزرگ و مورد توجه باشد، در صورت امکان پیش پردازش­هایی
می­تواند اثر بخش باشد. یکی از این پیش پردازش­ها برای پیاده­سازی تروجان در سطح کد، بهینه سازی کد بوده که بستر را برای قراردادن تروجان در کد فراهم می­کند. هدف از این کار پایین آوردن سربار ناشی از تروجان و کاهش تاثیر حضور آن بر روی پارامترهای مدار می­باشد. مرحله آخر و بسیار مهم طراحی تروجان، ارزیابی احتمال کشف آن است. برای اختفای تروجان و موثر بودن حمله، باید تا حد امکان احتمال کشف آن کاهش یابد. یک روش مناسب، فعال­سازی تروجان با شرایط خاص است که احتمال کشف تصادفی آن بسیار کاهش یابد.

نویسندگان این مقاله چهار تروجان در سطح کد
سخت­افزاری طراحی کرده­اند. مرحله­ای که برای تعبیه تروجان انتخاب شده­است، اولین مرحله آسیب­پذیر مشخص­شده در شکل 1 می­باشد که در مرحله طراحی، تروجان­های مورد نظر در مدار قرار می­گیرند. همچنین روش فعال­سازی در نظرگرفته شده برای فعال­سازی تروجان­ها، استفاده از شرایط ورودی خاص همراه با محدودیت زمان است. این بدین معنی است که ورودی­های خاص همراه با بازه زمانی خاص برای فعال­سازی تروجان در نظر گرفته شده­است که احتمال فعال­سازی تصادفی آن را به سمت صفر میل می­دهد. به طور مثال به کارگیری دو کلید خاص به فاصله زمانی مشخص نمونه عملی این ایده است. جدول 1 خلاصه­ای از تروجان­های پیاده­سازی شده می­باشد. فعال ساز پیشنهادی برای تروجان 1، دو ورودی از صفحه کلید با 100 کلید است که احتمال حدس درست هر کلید 01/0است. فعال ساز پیشنهادی برای تروجان 2 دو ورودی با فاصله زمانی 10- 11ثانیه است که اگر در این بازه کلید دیگری فشرده شود، فعال سازی متوقف می­شود.

همان­طور که گفته شد کد سخت­افزاری که پیاده­سازی شده است الگوریتم رمزنگاری DES می­باشد که بر روی آن چهار تروجان گوناگون طراحی شده است. در هر شکل دوایری که ترسیم شده­اند محل­های حساسی می­باشند که برای درک عملکرد تروجان باید به آن­ها توجه شود. در هریک از چهار آزمایش داده­های ورودی و خروجی موجود در طراحی به شرح زیر قرار دارند:

 DES_TB/Clock: سیگنال کلاک سیستم می­باشد.

DES_TB/Din: داده ورودی الگوریتم رمزنگاری DES می­باشد.

DES_TB/Key: کلید مورد نظر برای انجام عملیات رمزنگاری DES می­باشد.

DES_TB/Dout: داده خروجی الگوریتم رمزنگاری DES و به عبارتی رمزشده داده ورودی می­باشد.

DES_TB/Trojan Enable: سیگنال فعال­سازی تروجان می­باشد که با فعال­شدن این سیگنال، تروجان طراحی شده شروع به کار می­کند.

در ادامه جزییات چهار تروجانی که در این تحقیق
پیاده­سازی کرده­ایم، بیان و نتایج آن آورده شده است.

1-4- تروجانی با عملکرد استخراج متن اصلی

یکی از متداول­ترین تروجان­ها، تروجانی است از دسته نوع عملکرد که کارکرد آن انتقال اطلاعات است. هدف از رمزنگاری حفظ امنیت متن اصلی و غیر قابل استفاده کردن آن برای افراد غیر مجاز است. حال اگر دسترسی به متن اصلی امکان­پذیر باشد، رمزنگاری با شکست مواجه شده و اثر آن از بین رفته است. در این تروجان، هنگام فعال­سازی تروجان، عملکرد مدار تغییر کرده و به جای رمز شده، متن اصلی به پورت خروجی ارسال می­شود. در قسمت اول شکل 4 نتایج این تروجان نمایش داده شده است. دایره قرمز اول (DES_TB/Din) متن ورودی به سیستم می­باشد که باید رمز شود و در خروجی برگردانده شود. هنگامی که پایه فعال­ساز تروجان فعال شود، متن اصلی بدون اینکه رمز شود به خروجی منتقل می­شود. دایره قرمز دوم (DES_TB/Dout) خروجی سیستم رمزنگاری را نشان می­دهد که بعد از فعال­شدن تروجان، در صورتی که باید رمزشده متن اصلی را به خروجی منتقل دقیقا متن ورودی را به خروجی منتقل کرده و این به معنی افشای متن ورودی و شکست عملیات رمزنگاری می­باشد.

2-4- تروجانی با عملکرد استخراج کلید رمز

تروجان دوم نیز عملکردی مانند تروجان اول داشته و وظیفه انتقال اطلاعات را بر عهده دارد. امنیت الگوریتم و دستگاه رمز نگار بستگی به کلید و عدم دسترسی به آن دارد. حال اگر یافتن کلید امکان پذیر باشد، حمله موفقی به سیستم شده است. در این نمونه تروجان، سیگنالی به نام Trojan­_Enable در نظر گرفته شده است که با فعال بودن آن تروجان طراحی شده فعال می­شود. در قسمت دوم شکل 4، دایره قرمز اول (DES_TB/Key) نمایانگر کلید سیستم رمزنگاری است. هنگامی که تروجان فعال می­شود، خروجی مدار به جای متن رمز شده کلید رمزنگاری خواهد بود. دایره قرمز رنگ دوم (DES_TB/Dout) پورت خروجی سیستم رمز نگاری را نشان می­دهد که پس از فعال­سازی تروجان به­جای متن رمز شده، حاوی کلید سیستم رمزنگاری می­باشد. در نتیجه کلید رمزنگاری افشا شده و با در اختیار داشتن آن، کنترل سیستم را در اختیار خواهیم داشت.

3-4- تروجانی با عملکرد تغییر کلید رمز

همان طور که گفته شد، کلید پارامتر مهم رمزنگاری است. در نتیجه یکی از اهداف، بدست آوردن کلید است. در این تروجان مدار به فعالیت عادی خود ادامه می­دهد ولی زمانی که سیگنال Trojan­_Enable فعال شود، کلید رمز با کلید مورد نظر حمله­ کننده جابجا می­شود. در نتیجه با داشتن متن اصلی و کلید رمز، کنترل وسیله رمز نگار در اختیار حمله کننده خواهد بود. در قسمت سوم شکل 4 نتایج این تروجان نشان داده شده است. دایره قرمز رنگ اول (DES_TB/Key) کلید اصلی سیستم رمز نگاری می­باشد که سیستم با این کلید متن ورودی را رمز می­کند. دایره سبز رنگ مشخص شده در شکل (DES_TB/Key2)، کلید مورد نظر تروجان است که پس از فعال­سازی تروجان این کلید جای کلید اصلی سیستم رمزنگاری قرار گرفته و با در اختیار داشتن کلید، کنترل سیستم در اختیار حمله­کننده قرار می­گیرد.این تروجان به­گونه­ای طراحی شده است که پس از غیرفعال شدن تروجان به صورت عادی به فعالیت خود ادامه دهد. بدین منظور کلید اصلی سیستم در حافظه سیستم ذخیره شده و پس از غیرفعال شدن تروجان، جایگزین کلید تروجان شده و سیستم با روند عادی به فعالیت خواهد پرداخت. دایره قرمز رنگ دوم (DES_TB/Key1) نشان­دهنده کلید اصلی ذخیره شده است.

4-4- تروجانی با ایجاد اختلال در عملکرد معمولی وسیله رمزنگار

علاوه بر نشت اطلاعات، همانطور که در دسته بندی­ها اشاره شد، تغییر عملکرد و از کار انداختن وسیله نیز از اقسام تروجان­ها می­باشد. به طور مثال قرار دادن قسمت رمز نگار در یک حلقه نامحدود و انجام مداوم عمل رمز دو پیامد را در بر دارد:

1. مختل کردن رفتار عادی وسیله

2. آماده کردن شرایط برای حمله سرریز بافر

قسمت چهارم شکل 4 نتایج پیاده­سازی این نوع تروجان است. زمانی که با سیگنال فعال­ساز (DES_TB/Trojan Enable) یک شود، تروجان فعال شده و با یک عملیات نامحدود رمزنگاری سیستم را از حالت عادی خارج کرده و تا از کارانداختن منابع سیستم به فعالیت خود ادامه می­دهد. دوایر قرمز رنگ نمایانگر انجام نامحدود عملیات رمزنگاری می­باشد.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

                    

 

 

 

 

 

 

 

 

جدول 1: مشخصات تروجان­های پیاده سازی شده

 

img0 

img0 

 

 

 

 

 

 

 

 

 

 

 

 

شکل 4: شکل موج چهار تروجان پیاده سازی شده

 

 

 

 

 

 

 

 

 

 

 

 

5- بررسی حلقه نوسانگر و عوامل تاثیرگذار

حلقه نوسانگر شامل تعدادی فرد از گیت وارونگر می­باشد که به صورت حلقه­ای به هم متصل هستند. حلقه نوسانگر با یک فرکانس مشخص که به تاخیر هر وارونگر بستگی دارد نوسان می­کند. فرکانس آن طبق فرمول 1 بدست می­آید. در این فرمول n تعداد گیت­های وارونگر و t تاخیر ناشی از هر گیت می­باشد]24[.

img0 

در طراحی حلقه­های نوسانگر با توجه به کاربرد آن پارامترهای گوناگونی مانند مصرف توان، دقت فرکانس، تاثیرات دما، ولتاژ و ... می­توانند حائز اهمیت باشند که با توجه به نوع طراحی، نوع گیت­های وارونگر، تعداد طبقات و ... تنظیم می­شوند. یکی از انواع حلقه­های نوسانگر، کنترل شونده با ولتاژ (VCO) می­باشند که کاربردهای فراوانی از جمله مدارهای بازیابی کلاک و داده دارند. همان طور که گفته شد، فرکانس این حلقه­های نوسانگر نیز تابع عوامل محیطی بوده و لذا چگونگی طراحی آن­ها از اهمیت بالایی برخوردار است. یکی ازعناصر مهم در ساخت حلقه نوسانگر، نوع گیت وارونگر است. در منابع ]25[و]26[ انواع متداولی از آن­ها معرفی شده است. در شکل 5، دو نوع از این گیت­ها نشان داده شده­اند. شکل 5-b  گیت وارونگر Current starved می باشد که جریان شارژ و دشارژ خازن خروجی توسط مدار راه­انداز تنظیم می­شود.

از وارونگرهای متفاوت برای جبران تاثیر عوامل محیطی بر روی حلقه­های نوسانگر می­باشد. وارونگرهای متفاوتی طراحی شده است که بر پایه آن­ها می­توان حلقه­های نوسانگر متفاوتی طراحی کرد. ساخت حلقه نوسانگر با هر یک از این وارونگرها رفتار متفاوتی در برابر تغییر شرایط محیطی از خود نشان می­دهد.

 

 

 

 

img0 

شکل5: وارونگر (a : ساده (b Current starved

استفاده از وارونگر (CV)current starved with output-switching در حلقه­های نوسانگر پایداری فرکانس در برابر تغییرات شرایط محیطی را افزایش خواهد داد. در شکل­های 6 تاثیر دما و ولتاژ بر روی فرکانس حلقه نوسانگر ساخته شده با وارونگر CV در مقابل حلقه نوسانگر ساخته شده با وارونگر معمولی نشان­داده­ شده­است. همان­طور که در شکل مشاهده می­شود تاثیر دما و ولتاژ بر روی فرکانس حلقه نوسانگر ساخته شده با وارونگر CV کمتر بوده و تغییرات فرکانسی کمتری از خود نشان می­دهند. به عبارتی پایداری فرکانسی این نوع حلقه­ نوسانگر در مقایسه با حلقه نوسانگر ساخته شده با وارونگر معمولی بیشتر می­باشد. در این شکل نمودار قرمز رنگ، تغییرات فرکانس حلقه نوسانگر ساخته شده با وارونگر معمولی در برابر عوامل محیطی را نشان
می­دهد و نمودار آبی رنگ مربوط به حلقه نوسانگر ساخته شده با وارونگر CV می­باشد.

 

 

 

 

 

 

به منظور بررسی بیشتر تاثیر عوامل محیطی بر روی فرکانس حلقه نوسانگر ساخته شده با وارونگر CV، سه حلقه نوسانگر به ترتیب متشکل از 3، 5 و 7 گیت وارونگر ساخته شده و تغییرات فرکانسی هریک از این حلقه­ها در برابر عوامل محیطی مورد ارزیابی قرار گرفتند.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

شکل6 : تاثیر عوامل محیطی بر روی فرکانس حلقه­های نوسانگر مختلف (a تاثیر ولتاژ (b تاثیر دما

 

img0 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

با توجه به شکل 7، علاوه بر پایداری فرکانسی بیشتر این نوع حلقه­های نوسانگر در برابر تغییرات دما و ولتاژ، تاثیر تعداد گیت­های وارونگر به کاررفته در ساخت حلقه نوسانگر نیز قابل مشاهده می­باشد.

 

 

 

 

 

 

 

 

img0 

 

 

 

 

 

 

 

 

 

 

 

شکل 7: تاثیر عوامل محیطی بر روی فرکانس حلقه­های نوسانگر ساخته شده با CV (a تاثیر ولتاژ (b تاثیر دما

 

 

 

 

 

 

 

1-5- کاربرد حلقه نوسانگر

در این مدل هر مدار را می­توان یک چندگانه به صورت <Tech,G,F,RO> در نظر گرفت. منظور ازTech  پارامترهای تکنولوژی مانند W و L است.G  معرف گراف و توپولوژی مدار و F منطق و عملکرد مدار می­باشد.RO  نیز حلقه­های نوسانگری هستند که برای تست به مدار اضافه شده­اند. با توجه به حساسیت فرکانس حلقه نوسانگر، می­توان از آن برای کشف هر گونه تغییری در مدار استفاده کرد. بدین صورت که اگر مسیرهای مدار، داخل یک حلقه نوسانگر قرار گیرند، حلقه نوسانگر با توجه به تاخیر موجود در مسیر با فرکانس مشخصی نوسان می­کند و در نتیجه اگر تغییری در مدار صورت گیرد، فرکانس تغییر کرده و باعث کشف تروجان می­شود. مدل مفهومی استفاده از حلقه نوسانگر در کشف تروجان سخت­افزاری در شکل 8 نمایش داده شده­است.

img0 

شکل 8: مدل مفهومی کشف تروجان

قراردادن تروجان در مدار در هر یک از مراحل طراحی، ساخت، تست و ... امکان­پذیر است. اما هدف حلقه نوسانگر تروجان­هایی است که در مرحله ساخت در مدار تعبیه
می­شـوند. در این مرحـله نیز قادر به کشـف تروجـان­هایی

 

 

 

 

است که یا از نوع اضافه کردن گیت هستند یا از نوع تغییر ساختار گیت­های حاضر می­باشند. حلقه نوسانگر قادر به کشف کوچکترین تروجان­ها از نوع gate-level می­باشد. به عبارتی این روش مراحل قسمت Mask به بعد در شکل 1 را امن کرده و تروجان­های طراحی­شده در این مراحل را کشف خواهد کرد. از دیگر مزایای حلقه نوسانگر این است که اگر تروجان در بخشی از تراشه­ها نیز قرار داشته باشند، این روش موثر است.

2-5- مثالی از عملکرد حلقه نوسانگر

در ادامه چگونگی عملکرد حلقه نوسانگر بر روی مدار نمونه C17  نشان داده شده است. برای قرار دادن حلقه نوسانگر می­توان از روشی که rijendran و همکارانش معرفی کرده­اند استفاده کرد]27[. در این روش در هر مرحله مسیری با بیشترین گیت انتخاب شده و داخل یک حلقه نوسانگر قرار گرفته و امن تلقی می­شود. همچنین الگوی ورودی مناسب برای تحریک آن نیز محاسبه می­شود. این کار تا امن شدن تمام گیت­ها ادامه پیدا می­کند.

برای چگونگی عملکرد مدار تست دو نوع تروجان طراحی کرده و در حلقه اول نوسانگر قرار داده و در نتیجه اثرات این روش بر روی آن­ها مورد بررسی قرار گرفته است. تروجان نوع اول تروجان فعال­ساز نام دارد. به این صورت که سیم­های فعال­ساز تروجان به مدار اصلی وصل شده و در نتیجه باعث افزایش خازن کل مسیر می­شود. تروجان نوع دوم را سربار نامیده و به این صورت است که دو گیت وارونگر به مدار اضافه می­کند. شکل­های 9 دو نوع تروجان را نشان می­دهد.

img0 

 

 

 

 

 

شکل9: تروجان هایa) سربارb) فعال ساز

 

 

(2)img0

(3) img0
در فرمول 3 منظور از e  اختلاف فرکانسی است که بر اثر تغییرات پردازش بوجود می­آید. این مقدار بر اساس پژوهش­ها بیشینه مقدار 6.6% دارد]28[. همچنین منظور از f1 و f2 به ترتیب فرکانس اصلی مدار و فرکانس مدار در حضور تروجان می­باشد.

img0 

شکل10: فرکانس در حالت اصلی و در حضور تروجان­ها

در شکل 10 فرکانس اصلی مدار بدون حضور تروجان (f3) و فرکانس­های مدار در حضور هر یک از تروجان­های طراحی شده در شکل 9 (f1 و f2) نشان داده شده­اند. همان­طور که مشخص است با تغییر در مدار اصلی فرکانس حلقه نوسانگر تغییر کرده و وجود تغییر مشخص می­شود.

6- بررسی تغییرات پروسس

تغییرات پروسس یک تغییر طبیعی مدار می­باشد که از پارامترهای مختلف ترانزیستور مانند ولتاژ آستانه، ضخامت لایه اکسید، طول و عرض کانال و غیره در فرآیند ساخت مدارهای مجتمع ناشی می­شود. Shockly برای نخستین بار در هنگام آزمایشات خود به تغییرات تصادفی در قطعات نیمه هادی پی برد. او معتقد بود تاثیرات نوسانات یون­های گیرنده و دهنده با توزیع پوآسون توزیع می­شوند. در طی سال­های بعد دانشمندان زیادی بر روی این پدیده تحقیق کرده و عوامل گوناگونی را در ایجاد تغییرات پروسس موثر دانستند. مدیریت این تغییرات نفش مهمی در تکنولوژی ایفا می­کند و همچنین تحقیقات نشان داده است که این تغییرات پارامتر حساس وتاثیرگذاری در ساخت
نیمه­هادی­ها می­باشد.

Chen سنسوري به نام سنسور تغييرات پردازش معرفي کرده است که اطلاعات مفيدي از شرايط ساخت و محيط در اختيار قرار مي­دهد]22[. این سنسور در شرایط Zero Temperature Coefficient(ZTC) طراحی شده است. در ولتاژ 0.5 تاخیر گیت وارونگر وابسته به دما نخواهد بود، زیرا در آن ولتاژ جریان ترانزیستور NMOS افزایش و جریان ترانزیستور PMOS کاهش خواهد یافت و در نتیجه فرکانس حلقه نوسانگر ثابت خواهد ماند. مدار تولید کننده پالس ثابت مستقل از دما، ولتاژ و تغییرات پروسس می­باشد. جزییات این مدار در شکل 11 نشان داده شده است. اجزای تشکیل دهنده آن دی فلیپ فلاپ، شمارنده ومقایسه­گر می­باشد. وقتی سیگنال Start با تاخیر T1 افزایش می­یابد، خروجی دی فلیپ فلاپ نیز بالا می­رود و هنگامی که سیگنال  Resultبا تاخیر  T2افزایش می­یابد، دی فلیپ فلاپ به صفر ریست خواهد شد. هر دو تاخیر T1 و T2 تحت شرایط دما، ولتاژ و تغییرات پروسس یکسانی هستند، درنتیجه اثر آن­ها حذف خواهد شد و خروجی مدار سیگنالی مستقل از تغییرات گفته شده خواهد بود ]22[. سنسور تغییرات پروسس در شکل 11 نشان داده شده است.

 

 

 

 

 

 

 

img0 

شکل 11: سنسور تغییرات پروسس ]22[

7- سخت­افزار پیشنهادی  برای کشف تروجان

در قسمت 5 توانایی حلقه نوسانگر در تشخیص تروجان­های مورد نظر نشان داده شد. در این قسمت روشی برای چگونگی استفاده از نتایج حلقه نوسانگر به منظور تشخیص تروجان ارائه شده است. بدین منظور یک سخت­افزاری در نظر گرفته می­شود که ورودی آن فرکانس­ حلقه­های نوسانگر و خروجی آن تولید یک رشته بیت است. با اعمال یک بردار ورودی مد نظر که رشته بیت خروجی آن را


 

 

 

 

 

 

 

 

 

 

 

 

 

 

می­دانیم، رشته بیت خروجی از مدار تست را بدست
می­آوریم و مقایسه رشته بیت خروجی با رشته بیت مورد نظر صحت تراشه را مشخص می­کند.

در این بخش نویسندگان مقاله با به کار گیری چند تکنیک­­، یک طراحی جدید کشف تروجان پیشنهاد داده­اند.

خروجی حلقه­های نوسانگر یک مجموعه فرکانس می­باشد که روابط زیر برقرار است:

F = {,,…,}        (4)                                  

=min{| i=1 to m}                        (5)       

= max{| i=1 to m} (6)                             

هر فرکانس به صورت زیر مدل می­شود:

 =  + ∆                (7)

 

سخت افزار پیشنهادی با استفاده از خروجی­­های نوسانگرها در شکل 12 نشان داده شده است: 

 

 

img0 

 

 

 

 

 

 

 

 

 

 

 

شکل 12:  مدار پیشنهادی برای کشف تروجان

 

 

 

 

 

 

 

مدار طراحی شده به این صورت عمل می­کند که
فرکانس­های خروجی از مدار تحت تست را گرفته و به واحد جبران فرکانس می­دهد. در این واحد که در بلوک دیاگرام آن در شکل 13 نشان داده شده است، خروجی سنسور تغییرات پروسس به واحد محاسبه خطا می­رود. در این واحد میزان تغییر فرکانس ناشی از تغییرات پروسس محاسبه می­شود و سپس این مقدار به واحد تصحیح فرکانس انتقال می­یابد تا با اعمال آن، تغییرات را جبران کند. بدین صورت اثر تغییرات پروسس بر روی فرکانس از بین رفته و فرکانس­های مورد انتظار در مرحله طراحی را خواهیم داشت. در ادامه فرکانس­های خروجی به مالتی پلکسرها برای تولید پاسخ متناظر با چالش داده شده رفته وطبق رابطه 8 یک خروجی سه بیتی به نام OUT تولید می­کند. برای تولید دو بیت اول، با توجه به سیگنال کنترلی مالتی­ پلکسرها، دو فرکانس انتخاب شده و با استفاده از فرمول 9 دو بیت OUT1 و OUT2 محاسبه می­شوند.

OUT =               (8)

 

 =         (9)

 

بیت سوم از رابطه 10 بدست می­آید:

 =  (10)       img0

شکل 13: بلوک دیاگرام مدار جبران کننده فرکانس

1-7- نتایج آزمایشات و بررسی میزان دقت روش پیشنهادی

در صورت وجود تروجان رابطه زیر برای فرکانس حاکم خواهند بود.  فرکانس حلقه در صورت وجود تروجان بوده که به دلیل وجود تروجان به اندازه  تغییر مقدار داده است.

 =                                     (11)

برای بررسی احتمال و دقت کشف تروجان باید به روابط زیر توجه کرد:

∆ ,  (12)

∆ ∆                   (13)  

If >|∆ ∆  -> Trojan will be Detected                                                (14)

در فرمول 12، ∆ بیانگر حداقل مقدار تفاضل فرکانس­ها می­باشد. فرکانس حلقه نوسانگر با توجه به تغییر شرایط محیطی مانند دما و ولتاژ تغییر می­کند. این مطلب در فرمول 13 به صورت   نشان داده شده است که خطای محیطی بوده ودر حالت ایده آل باید به صفر برسد. فرمول 14 توانایی سخت­افزار پیشنهادی در کشف تروجان را نشان می­دهد. در صورتی که مقدار تغییر فرکانس ناشی از وجود تروجان از مجموع دو پارامتر ذکر شده در
فرمول­های 12 و13 بیشتر باشد، تروجان کشف خواهد شد. در نتیجه با حداقل کردن هریک ازدو پارامتر ∆ و ∆ دقت سیستم طراحی شده افزایش می­یابد. راه پیشنهادی برای حداقل کردن خطای محیطی(∆)، استفاده از وارونگرهای معرفی شده در شکل 5 هستند.

2-7- تاثیر روش پیشنهادی

همان­طور که گفته شد برای افزایش دقت کشف علاوه بر کاهش   نیز باید کاهش یابد. وجود بیت سوم در خروجی سخت­افزار تست به همین علت است. برای اثبات این موضوع ادعای مطرح شده بر روی دو مدار متفاوت آزمایش شده است.

1-2-7- مدار C17

شکل 14 مدار C17 را که با 5 حلقه نوسانگر امن شده است نشان می­دهد. مطلب فوق با طراحی تروجانی از نوع اول که در بخش 2-5- توضیح داده شده­است، مورد بررسی قرار گرفته است.

img0 

شکل 14: مدار C17  با پنج حلقه نوسانگر با الگوريتم پيشنهادي Rajendran [27]

بدین منظور، شرایطی را در نظر بگیرید که تغییر فرکانس منجر به تغییر مقایسه فرکانس­ها و در نتیجه تغییر دو بیت اول خروجی نشود. فرض کنید که ترتیب سه فرکانس fi، fj و fk به صورت fi<fj<fk باشد. اگر fj تغییر کند ولی ترتیب سه فرکانس عوض نشود، در نتیجه حاصل مقایسه دو بیت اول خروجی تغییر نخواهد کرد و در صورت عدم حضور بیت سوم، این به معنی شکست روش تست
می­باشد. در این بررسی فرکانس حلقه­های 1 ،3 و 5 اندازه­گیری شد که نتایج آن در جدول 2 گردآوری شده است.

جدول 2 : اطلاعات حلقه­های نوسانگر مدار C17

اختلاف فرکانس با حلقه سوم

 

اختلاف فرکانس با حلقه اول

 

فرکانس

(GHZ)

 

دوره تناوب

(PS)

 

شماره حلقه

2.03

0

5.26

190

حلقه اول

0

2.03

3.23

310

حلقه سوم

1.22

0.81

4.45

225

حلقه پنجم

 

0.93

 

 

1.1

 

4.16

 

240

حلقه پنجم با حضور تروجان

 

 

در ابتدا روابط زیر برقرار بودند:

|f5-f3|>|f5-f1|  وf3<f5<f1(15)

در این صورت اگر سیگنال کنترلی مالتی پلکسر­ها به
گونه­ای باشد که خروجی مالتی پلکسر­ها به ترتیب f1،f5 و f3 باشند، آنگاه بیت اول و بیت دوم خروجی برابر 1 و بیت سوم برابر صفر خواهند شد. بعد از افزودن تروجان در حلقه شماره 5، فرکانس f5 تغییر کرده و روابط زیر برقرار هستند.

 f3<f5*<f1 و |f5-f3|<|f5-f1|(16)                  

با توجه به رابطه بالا به دلیل عدم تغییر ترتیب فرکانس­ها، بیت­های اول و دوم همچنان برابر 1 خواهند ماند ولی بیت سوم تغییر کرده و برابر 1 خواهد شد به عبارتی دقت اندازه­گیری حداقل برابر e در رابطه 17 خواهد شد.

img0 (17)

دقت اندازه­گیری در آزمایش انجام شده برای حالتی که خروجی سه بیت باشد، در مقایسه با وقتی که خروجی دو بیت باشد بیش از 5 برابر است. هدف از قرار دادن دو بیت اول علاوه بر یک تست اولیه، افزایش حالت­های ممکن قابل وقوع و در نتیجه کاهش احتمال حملات به سخت­افزار تست است. در نتیجه با راه­حل­های گفته شده هر دو پارامتر ∆ و ∆ کاهش یافته­است.

2-2-7- مدار 74LS181

به منظور اثبات ادعای مدار پیشنهادی و تعمیم آن به سایر مدارها، علاوه بر مدار آزمایشی C17، مدار پیچیده­تر و پرکاربرد 74LS181 برای انجام آزمایش انتخاب شده و سه مسیر از این مدار با قرادادن حلقه نوسانگر امن شدند. شکل 15 مدار اصلی و مسیرهای انتخاب شده را نشان می­دهند. در این مدار نیز فرکانس هر سه مسیر اندازه­گیری شده و در مسیر سوم تروجان نوع اول بخش 5.2 تعبیه گردید. نتایج آزمایش انجام شده در جدول 3 نمایش داده شده­است.

 

 

جدول 3 : اطلاعات حلقه­های نوسانگر مدار 74LS181

 

اختلاف فرکانس با حلقه سوم

اختلاف فرکانس با حلقه دوم

فرکانس

(GHZ)

دوره تناوب

(PS)

شماره حلقه

0.59

0.44

1.96

510

حلقه اول

1.03

0

1.52

657

حلقه دوم

0

1.03

2.55

392

حلقه سوم

 

0.50

 

0.53

 

 

2.05

 

487

حلقه اول با حضور تروجان

 

در ابتدا روابط زیر برقرار بودند:

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

|f1-f3|>|f1-f2|  وf2<f1<f3(18)

در این صورت اگر سیگنال کنترلی مالتی پلکسر­ها به گونه­ای باشد که خروجی مالتی پلکسر­ها به ترتیب f3،f1 و f2 باشند، آنگاه بیت اول و بیت دوم خروجی برابر 1 و بیت سوم برابر صفر خواهند شد. بعد از افزودن تروجان در حلقه شماره 1 فرکانس f1 تغییر کرده و روابط زیر برقرار هستند.

 F2<f1*<f3 و |f1-f3|<|f1-f2|(19)

با توجه به رابطه بالا به دلیل عدم تغییر ترتیب فرکانس­ها، بیت­های اول و دوم همچنان برابر 1 خواهند ماند ولی بیت سوم تغییر کرده و برابر 1 خواهد شد.

img0 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

شکل 15: a) مدار 74LS181  b) حلقه اول c) حلقه دوم d)حلقه سوم

 

 

 

 

3-7- امن کردن مرحله طراحی

مدار پیشنهادی که با استفاده از حلقه­های نوسانگر روشی برای کشف تروجان سخت­افزاری ارائه داد، برای امن ساختن و تشخیص تروجان در مراحل بعد از طراحی کارامد می­باشد و همچنان مرحله طراحی مستعد حضور تروجان
سخت­افزاری خواهد بود. نویسندگان مقاله به منظور رفع این مشـکل تمهیـدی برای این مرحله پیشـنهاد داده­اند. به ایـن

 

 

 

 

 

 

 

 

8- نتیجه­گیری

در این پژوهش ابتدا تروجان­های سخت­افزاری و نقش آن­ها در حمله به سیستم­های امنیتی مورد بررسی قرار گرفته و دسته­بندی انواع آن­ها ارائه شده است. روش­های کشف و راه­های مقابله با این تروجان­ها از نظر امنیت سیستم­های سخت­افزاری، نرم­افزاری، رمزنگاری و در کل امنیت داده، روز به روز حائز اهمیت بیشتری خواهد شد. به همین دلیل در این مقاله پس از معرفی و دسته­­بندی
راه­های کشف و مقابله با تروجان، با توجه به ساختار حلقه نوسانگر، سخت­افزار جدیدی توسط نویسندگان مقاله پیشنهاد شد که با استفاده از فرکانس این حلقه­های نوسانگر و با دقت بالا یک رشته بیت واحد برای هر سخت­افزار تولید می­کند که در

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

صورت که مرحله طراحی به چندین فاز شکسته شود، به طوری که هر مرحله به مرحله بعدی مرتبط بوده و در عین حال هر مرحله توسط طراح مجزا و بدون ارتباط با فازهای دیگر انجام شود. بدین صورت احتمال تعبیه تروجان
سخت­افزاری در مرحله طراحی نیز کاهش می­یابد. شکل 16 امنیت مراحل مختلف ساخت یک مدار مجتمع پس از اعمال طرح­های پیشنهادی را نشان می­دهد.

img0 

 

 

 

 

 

 

 

شکل 16: امن شدن مراحل ساخت مدارمجتمع پس از اعمال طرح­های پیشنهادی

 

که در صورت وجود تروجان این رشته بیت تغییر کرده و تروجان کشف خواهد شد. دقت روش پیشنهادی با اثبات بر روی دو مدار با کاربردهای گوناگون و قابلیت تعمیم به سایر مدارها به اثبات رسید. همچنین با بررسی عوامل موثر بر فرکانس حلقه نوسانگر و پیشنهاد حلقه نوسانگر مناسب، رشته بیت تولید شده توسط سخت­افزار طراحی شده دقت بیشتری داشته و احتمال کشف تروجان افزایش می­­یابد. راه پیشنهادی مبنی بر افزودن حلقه­های نوسانگر، مراحل بعد از طراحی را امن می­کند. در آخر نویسندگان راه­حلی برای امنیت مرحله طراحی نیز پیشنهاد کرده­اند.

 

 

 

 

 

 

 

 

 

 

 

 

13

 


مقالات مرتبط

حقوق این وب‌سایت متعلق به سامانه مدیریت نشریات رایمگ است.
حق نشر © 1403-1396

صفحه اصلی| عضویت/ ورود| درباره رایمگ| تماس با ما|
[English] [العربية] [en] [ar]