مدل¬های چرخشی تطابقی و الگوهای ترافیکی جهت کاهش اتلاف نوری در شبکه¬های روی تراشه¬ی¬¬ نوری
محورهای موضوعی : عمومىبهاره اسدی 1 * , میدیا رشادی 2 , احمد خادم زاده 3 , مصطفی کرباسی 4
1 - غیاث¬الدین جمشیدکاشانی، دانشگاه غیردولتی، آبیک، ایران
2 - علوم و تحقیقات، دانشگاه آزاد اسلامی، تهران، ایران
3 - -
4 - غیاث¬الدین جمشیدکاشانی، دانشگاه غیردولتی، آبیک، ایران
کلید واژه: اتلاف نوری, الگوهای ترافیکی, مدل¬های چرخشی, مسیریاب. ,
چکیده مقاله :
تعداد زیادی از هسته های پردازشی که در داخل یک تراشه تجمیع شده اند سرعت رشد بالایی را دارند، شبکه های روی تراشه ی نوری یکی از روش های ساده برای حل مشکل آدرس دهی در بین شبکه های درون اتصالی حجیم می باشد به همین دلیل در آینده تراشه های چند پردازنده ای با کارآیی و پهنای باند بالا نیاز خواهد بود. شبکه های روی تراشه ی نوری به عنوان نسل جدیدی از شبکه های روی تراشه مطرح شدند که تمامی محدودیت های این نوع از شبکه ها را رفع کرده و دارای مزایای زیادی از جمله پهنای باند ارتباطی بالا، تاخیر انتقال کم و توان مصرفی پایین می باشد. از طرفی شبکه های روی تراشه ی نوری دارای چالش هایی است که یکی از مهمترین آن ها مسیریابی داده های نوری در بستر لایه ی نوری است زیرا نحوه انتخاب مسیر بر روی عامل اتلاف نوری تاثیرگذار است. در این مقاله، الگوریتم های مسیریابی عاری از بن بست مدل های چرخشی تطابقی، سوئیچینگ مداری و الگوهای ترافیکی مختلف برای کاهش اتلاف نوری در لایه ی نوری با در نظر گرفتن مسیریاب بدون انسداد 5 درگاهه و همبندی دو بعدی توری یا مش ارائه خواهد شد. در آخر نتایج بدست آمده از شبیه سازی را با روش های مشابهی مانند الگوریتم مبتنی بر بعد XY مقایسه کرده و بهبودهای بدست آمده را بررسی می نماییم.
Large number of processing cores integrated into a single chip have high growth rates. Networks on an optical chip are one of the simplest ways to solve the addressing problem between bulk interconnected networks. That's why high-performance, high-bandwidth multi-processor chips will be needed in the future. Optical chip networks were introduced as a new generation of on-chip networks that overcome all the limitations of this type of network and have many advantages such as high communication bandwidth, low transmission delay. And power consumption is low. On the other hand, networks on optical chips have challenges, one of the most important of which is the routing of optical data in the optical layer, because how the path is selected affects the optical loss factor. In this paper, routing algorithms free from the impasse of adaptive rotational models, circuit switching and various traffic patterns to reduce light loss in the optical layer by considering a 5-port unobstructed router and two-dimensional grid or Mesh will be provided. Finally, we compare the simulation results with similar methods such as the XY-based algorithm and examine the improvements obtained.
1.Shacham A, Bergmen K, Carloni LP (2008) Photonic Network-on-Chip for Future Generations of Chip Multiprocessors. IEEE Trans Comput 57: 1246-1260. doi: 10.1109/TC.2008.78
2.Hung MK, Yaoyao Y, Xiaowen W, Wei Z, Weichen L, Jiang X (2010) A Hierarchical Hybrid Optical-Electronic Network-on-Chip. In Proc IEEE Compute SOC Ann Symp 327-332. doi: 10.1109/ISVLSI.2010.17
3.Miller DAB (2009) Device Requirements for Optical Interconnects to Silicon Chips. Proc. IEEE 977:1166-1185. doi: 10.1109/JPROC.2009.2014298
4.Lee BG, Biberman A, Chan J, Bergmen K (2010) High-Performance Modulators and Switches for Silicon Photonic-Network-on-Chip. IEEE J. Sel. Topics Quantum Electron 16: 6-22. doi: 10.1109/JSTQE.2009.2028437
5.Min R, Ji R, Chen Q, Zhang L (2012) A Universal Method for Constructing N-Port Nonblocking Optical Router for Photonic Networks-on-Chip. Journal of Lightwave Technology 30: 3736-3741. doi: 10.1109/JLT.2012.2227945
6.Beausoleil RG, Kuekes PJ, Snider GS, Yuan WS, Williams RS (2008) Nanoelectronic and Nanophotonic Interconnect. Proceeding of the IEEE 96: 230-247. doi: 10.1109/JPROC.2007.911057
7.Xie Y, Nikdast M, Xu J, Wu X, Zhang W, Ye Y, Wang X, Wang Z, Liu W (2012) Formal Worst-Case Analysis of Crosstalk Noise in Mesh-Based Optical Networks-on-Chip. IEEE Transaction on very large Scale integration (VLSI) Systems 21:1823-1836. doi: 10.1109/TVLSI.2012.2220573
8.Chan J, Hendry G, Bergman K, Carloni LP (2011) Physical-Layer Modeling and System-Level Design of Chip-scale Photonic Interconnection Networks. Computer-Aided Design of Integrated Circuits and Systems, IEEE Trans, 30: 337-345. doi: 10.1109/TCAD.2011.2157157
9.Biberman A, Preston K, Hendry G, Sherwood N, Chan J, Levy JS, Lipson M, Bergman K (2011) Photonic Network-on-Chip Architectures Using Multilayer Deposited Silicon Materials for High-Performance Chip Multiprocessor. J. Emerge Techno Compute Syst 7:1-25. doi: 10.1145/1970406.1970409
10.Pan Y, Kumar P, Kim J, Memik G, Zhang Y, Choudhary A (2009) Firefly: Illuminating Future Network-on-Chip with Nanophotonics. Presented at the Proceedings of the 36th Annual International Symposium on Computer Architecture Austin Texas USA 429-440.
11.Hatamirad M, Reza A, Shabani H, Niazmand B, Reshadi M (2012) Loss-Aware Router Design Approach for Dimension-ordered Routing Algorithms in Photonic Networks-on-Chip. IJCSI International Journal of Computer Science Issues 9: 337-345.
12.Xie Y, Nikdast M, Xu J, Zhang W, Li Q, Wu X, Ye Y, Wang X, Liu W (2010) Crosstalk Noise and Bit Error Rate Analysis for Optical Network-on-Chip. DAC’10 Anaheim California USA 657-660.
13.Shacham A, Hendry G, Bergman K, Carloni LP (2007) On the Design of a Photonic Network-on-Chip. In networks-on-chip first International Symposium 53-64.
14.Gu H, Hung KM, Xu J, Zhang W (2009) A Low-power Low-cost Optical Router for Optical Networks-on-Chip in Multiprocessor System-on-Chip. IEEE Computer Society Annual Symposium on VLSI 19-24. doi: 10.1109/ISVLSI.2009.19
15.Ye Y, Wu X, Xu J, Zhang W, Nikdast M, Wang X (2012) Holistic Comparison of Optical Routers for Chip Multiprocessors. Supported by RPC11EG18 and SBI06/07. EG01-4 1-5. doi: 10.1109/ICASID.2012.6325348
16.Gu H, Xu J, Wang Z (2008) A Novel Optical Mesh Network-on-Chip for Gigascale Systems-on-chip. IEEE 1728-1731. doi: 10.1109/APCCAS.2008.4746373
17.Ji R, Yang L, Zhang L, Tian Y, Ding J, Chen H, Lu Y, Zhou P, Zhu W (2011) Five-port Optical Router for Photonic Networks-on-Chip. Optics Express, 19: 20258-202668. doi: 10.1364/OE. 19.020258
18.Shacham A, Lee BG, Chen Q, Carloni LP (2007) Photonic NoC for DMA Communications in Chip Multiprocessors. 15th IEEE Symposium on High-performance Interconnects IEEE Computer Society 29-38. doi: 10.1109/HOTI.2007.9
19.Vantrease D (2008) CORONA: System Implications of Emerging Nanophotonic Technology. In Computer Architecture, ISCA ’08. 35th International Symposium, 153-164. doi: 10.1109/ISCA.2008.35
20.Joshi A (2009) Silicon-Photonic CLOS Networks for Global on-Chips Communication. In Networks-on-Chip 3RD ACM/IEEE International Symposium, 124-133. doi: 10.1109/NOCS.2009.5071460
21.Koohi S, Abdollahi M, Hessabi S (2011) All-Optical Wavelength-Routed NoC based on a Novel Hierarchical Topology. In Networks-on-Chips (NoCs) Fifth IEEE/ACM International Symposium 97-104.
22.Sherwood-Droz N, Wang H, Chen L, Lee BG, Biberman A, Bergman K, Lipson M (2008) Optical 4*4 Hitless Silicon Router for Optical Networks-on-Chip (NoCs). Opt. Express 16:15915-15922. doi: 10.1364/OE. 16.015915
23.G (2011) Time-Division-Multiplexed Arbitration in Silicon Nanophotonic Networks-on-Chip for High Performance Chip Multiprocessors. J. Parallel Distrib Compute 71: 641-650. doi:10.1016/j.jpdc.2010.09.009
24.Wu Chan J (2012) Architecture Exploration and Design Methodologies of Photonic Interconnection Networks. Columbia University, Columbia, New York City.
25.Mo KH, Ye Y, Wu X, Zhang W, Liu W, Xu J (2010) A Hierarchical Hybrid Optical-Electronic Network-on-Chip. Presented at the proceedings of the 2010 IEEE Annual Symposium on VLSI.
26.Nikdast M, Xu J (2007) Crosstalk noise and Loss Analysis Platform (CLAP) publishing Hong Kong University of Science and Technology. http://www.ece.ust.hk/~eexu/CLAP.html.
27.Chan J, Hendry G, Biberman A, Bergman K, Carloni LP (2010) Phoenixsim: A simulator for physical-layer analysis of chip-scale photonic interconnection networks. Proceedings of the Conference on Design Automation and Test in Europe 691-696.
28.Singh A (2005) Load-balanced routing in interconnection networks. Submitted to the department of electrical engineering and the committee on graduate studies of Standford University in partial fulfillment of the requirements for the degree of Doctor of Philosophy.
29.Hendry G, Kamil S, Biberman A, Chan J, Lee B. G, Mohiyuddin M, Bergman K, Carloni L. P, Oliker L, Shalf J (2009) Analysis of Photonic Networks for a Chip Multiprocessor Using Scientific Applications. 3rd ACM/IEEE International Symposium 104-113. doi: 10.1109/NOCS.2009.5071458.
30.Hendry G (2011) Architectures and Design Automation for Photonic Networks on Chip. Submitted in partial fulfillment of the requirements for the degree of Doctor of Philosophy in the Graduate School of Arts and Sciences Columbia University.
فصلنامه علمي- پژوهشي فناوري اطلاعات و ارتباطات ایران | سال دهم، شماره‌هاي 35 و 36، بهار و تابستان 1397 صص:15- 26 |
|
مدلهای چرخشی تطابقی و الگوهای ترافیکی جهت کاهش اتلاف نوری در شبکههای روی تراشهی نوری
*بهاره اسدی ** میدیا رشادی ***احمد خادمزاده ****مصطفی کرباسی
* دانشکده مهندسی کامپیوتر و برق، غیاثالدین جمشیدکاشانی، دانشگاه غیردولتی، آبیک، ایران
** دانشکده مهندسی کامپیوتر، علوم و تحقیقات، دانشگاه آزاد اسلامی، تهران، ایران
*** ساختمان همکاریهای علمی وآموزشی بینالمللی، مرکز تحقیقات و مخابرات، تهران، ایران
****دانشکده مهندسی کامپیوتر و برق، غیاثالدین جمشیدکاشانی، دانشگاه غیردولتی، آبیک، ایران
تاریخ دریافت: 29/1/1395 تاریخ پذیرش: 18/ 1/1396
چکیده
تعداد زیادی از هستههای پردازشی که در داخل یک تراشه تجمیع شدهاند سرعت رشد بالایی را دارند، شبکههای روی تراشهی نوری یکی از روشهای ساده برای حل مشکل آدرسدهی در بین شبکههای درون اتصالی حجیم میباشد به همین دلیل در آینده تراشههای چند پردازندهای با کارآیی و پهنای باند بالا نیاز خواهد بود. شبکههای روی تراشهی نوری بهعنوان نسل جدیدی از شبکههای روی تراشه مطرح شدند که تمامی محدودیتهای این نوع از شبکهها را رفع کرده و دارای مزایای زیادی از جمله پهنای باند ارتباطی بالا، تاخیر انتقال کم و توان مصرفی پایین میباشد. از طرفی شبکههای روی تراشهی نوری دارای چالشهایی است که یکی از مهمترین آنها مسیریابی دادههای نوری در بستر لایهی نوری است زیرا نحوه انتخاب مسیر بر روی عامل اتلاف نوری تاثیرگذار است. در این مقاله، الگوریتمهای مسیریابی عاری از بنبست مدلهای چرخشی تطابقی، سوئیچینگ مداری و الگوهای ترافیکی مختلف برای کاهش اتلاف نوری در لایهی نوری با در نظر گرفتن مسیریاب بدون انسداد 5 درگاهه و همبندی دو بعدی توری یا مش ارائه خواهد شد. در آخر نتایج بدست آمده از شبیهسازی را با روشهای مشابهی مانند الگوریتم مبتنی بر بعد XY مقایسه کرده و بهبودهای بدست آمده را بررسی مینماییم.
واژههای کلیدی : اتلاف نوری، الگوهای ترافیکی، مدلهای چرخشی، مسیریاب.
1- مقدمه
شبکههای روی تراشهی نوری نقش مهمی را در ساختار شبکههای درون اتصالی ایفا میکنند. بنابراین، تعداد هستههای پردازشی و فرکانس ساعت مربوطه افزایش
مییابد. پهنای باند ارتباطی بالا در شبکههای روی تراشه به معنی واقعی به ارتباط میان هستههای پردازشی نیاز دارد. افزایش یافتن پهنـای باند ارتبـاطی، مصـرف تـوان و تاخـیر
انتقال بهعنوان یک گلوگاه در شبکههای روی تراشه مطرح شد]1و5[. در نتیجه شبکههای روی تراشهی نوری حاوی پهنای باند بالا، تاخیر انتقالی پایین و توان مصرفی کم پیشنهاد شده است و در مقایسه با قطعات الکتریکی بهینهتر شده است]10[. مسیریابهای نوری یکی از اجزای کلیدی و
نویسندۀ عهدهدار مکاتبات: بهاره اسدی b_asadi@jku.ac.ir
|
مهم در شبکههای روی تراشهی نوری هستند، مخصوصاً |
شبکههای روی تراشهی نوری مبتنی بر تکنولوژی نور بوده و از اتصالات نوری سیلیکون و مسیریابهای که با تکنولوژی CMOS ساخته شدهاند استفاده 1) داده به سمت لینک ارسالی میرسد، که از مدولاسیون نرخ ساعت برای همگام سازی استفاده 2) مدارات آنالوگ یکها و صفرها را به سمت مدولاتور هدایت میکند که شامل برخی 3) مدولاتورها طول موجهای پیوسته را در یک فرکانس خاص به طول موجی که بتوان اطلاعات دیجیتال را انتقال دهد تبدیل میکند ]30[. 4) سوئیچهای موجود در شبکه یا همان مسیریابها اطلاعات را با استفاده از یکسری فیلترها یا سوئیچهای فعال مسیردهی میکنند ]30[.
|
زمانیکه کارآیی و توان مصرفی مطرح باشد. |
|
شکل 1- تکنولوژی تسهیم طول موج]30 [
|
فعال مسیردهی میکنند ]30[. 5)هر کدام از طول موجها که از مرحله فیلترینگ خارج شدند به دیدکتور یا شناسایی کننده میرسند تا نور جذب شده و به جریان تبدیل شود. دریافت کننده، جریان را تبدیل به ولتاژ کرده و برای ارسال به 6)دادههایی که نگه داشته شدهاند در این مرحله دوباره در نرخ ساعت دیگری شروع خواهند شد که این فاز بنام ناهمگام سازی معروف است ]30[. در این مقاله، از الگوریتمهای مسیریابی عاری از
|
تمامی الگوریتم هایی که مبتنی بر بعدXY هستند از این مسیریاب استفاده نمود. Crux شامل یکسری سوئیچها، واحد کنترل، درگاههای دو طرفه از جمله شمال، جنوب، شرق، غرب و درگاههایی برای تزریق و دریافت دادهی نوری که بنامهای injection/ejection معروف است میباشد. دو درگاه اخیر به هسته پردازشی محلی به کمک واسط نوری/الکتریکال متصل است. Crux از اجزای سوئیچینگ موازی برای کاهش اتلاف نوری استفاده کرده است. بر خلاف سایر سوئیچها که سیگنال نوری را فقط در یک بعد هدایت میکنند، Crux با هدایت دادهی نوری در مسیرهایی که نیاز به ریزحلقههای تشدیدگر زیادی ندارد (با غیرفعالسازی ریزحلقههای تشدیدگر اضافی) باعث کاهش اتلاف نوری میشود. اغلب زمانیکه سیگنالهای نوری از درگاههای injection/ejection تزریق یا دریافت میشوند به هنگام تغییر بعد در آن صورت نیاز به فعالسازی ریزحلقههای تشدیدگر خواهیم داشت. در این مسیریاب حداکثر تعداد تقاطع موجبرها 5 تاست. مسیریاب Crux عاری از انسداد و دور باطل است. شکل 2 ساختار مسیریاب نوری Crux را نشان میدهد]12.[
شکل 2- خطوط آبی موجبرها، دایرههای توخالی ریزحلقههای تشدیدگر، خطوط زردرنگ هم واسطها
میباشند ]12[
ایده ارائه شده میتواند گرههای مبدا و مقصد مختلفی را در نظر گرفته و مسیرهای موجود را با توجه به مقادیر اتلاف نوری بنامهای بهترین-حالت، متوسط-حالت و بدترین- حالت در نظر بگیرد. سپس داده را از مسیری که کمترین مقدار اتلاف را دارد یعنی همان بهترین-حالت انتقال میدهد. با استفاده از الگوریتمهای مسیریابی عاری از بنبست مدلهای چرخشی تطابقی، سوئچینگ مداری و الگوهای ترافیکی مختلف میتوان اتلاف نوری کل را در لایهی نوری نیز ارزیابی نمود و کاهش قابل توجهی را در مقدار اتلاف نوری در مقایسه با الگوریتم مسیریابی مبتنی بر بعد XY نشان دهد.
این مقاله بدین صورت سازماندهی شده است: بخش 2، برخی از روشهای پیشنهادی رایج که باعث کاهش اتلاف نوری در همبندی دو بعدی مش یا توری میشود را بررسی مینماییم. در بخش 3، همبندی مش یا توری و اجزای استفاده شده در شبکههای نوری، همچنین ایده پیشنهادی خودمان را نیز توضیح خواهیم داد. بخش 4، ارزیابی نتایج شبیهسازی ایده
پیشنهادی را بحث میکنیم. در بخش 5، نتیجهگیری و کارهای آینده ذکر شده است.
2- پیشینهی تحقیق
زمانیکه شبکههای روی تراشهی نوری معرفی و یکسری راهکارهای موثری توسط Shacham و همکارانش ارائه شد]13[ در مورد چالشهای این نوع از شبکهها مخصوصاً مسیریابی و اتلاف نوری بحثهایی نیز مطرح گردید. در این بخش، برخی از روشهای رایج انجام شده را بررسی مینماییم.
Xie و همکارانش ]7 و 12 [یک مسیریاب عاری از انسداد با 5 درگاه بنام Cruxرا پیشنهاد کردند که میتوان از الگوریتم مسیریابی مبتنی بر بعد XY به همراه همبندی توری یا مش و توری مدور یا توروس استفاده نمود. جدول مسیریابی استفاده شده دارای پیچیدگی کمتری است. هر بسته ابتدا در بعد X هدایت میشود تا زمانیکه به گره مقصد در همان ستون برسد. اگر گره مقصد هم ستون با گره مبدا نباشد در نتیجه بسته در بعد Y هم هدایت میشود. از این نوع مسیریاب به همراه الگوریتم مسیریابی XY برای کاهش اتلاف نوری استفاده میشود.
Gu و همکارانش]14[ یک مسیریاب عاری از انسداد با 5 درگاه بنام Cygnus را معرفی کردند. که قابلیتهایی مانند کارآیی بالا، توان پایین را دارا بود و به کمک الگوریتم مسیریابی مبتنی بر بعد XY میتوانست دادهی نوری را با مقدار اتلاف کم انتقال دهد.
Ye و همکارانش]15[ یک مسیریاب 5 درگاههی دیگری را به همراه الگوریتم مسیریابی مبتنی بر بعد XY برای همبندی توری و توری مدور بررسی کردهاند و نتایج حاصل را با مقدار اتلاف بدست آمده از سایر مسیریابهای 5 درگاه مقایسه نمودهاند.
Gu و همکارانش]16[ یک مسیریاب عاری از انسداد با 5 درگاه جدیدی بنام OXY را ارائه کردهاند که مختص همبندی توری بوده و میتوانست از الگوریتم مسیریابی مبتنی بر بعد XY برای ارزیابی مقدار اتلاف نوری و مصرف انرژی استفاده کند.
Hatamirad و همکارانش]11[ مسیریاب آگاه از اتلاف را طراحی کردند که میتوانست الگوریتم مسیریابی مبتنی بر بعد را در شبکههای روی تراشهی نوری استفاده نماید. این مسیریاب حاوی 4 درگاه بود. این مسیریاب با کاهش اجزای سوئیچ موازی در ساختار خود سعی در کاهش اتلاف نوری را داشت.
Ji و همکارانش]17[ یک مسیریاب نوری با 5 درگاه را طراحی نمودند و بیشتر به تعداد ریزحلقهها تشدیدگر و حرارت ناشی از آنها دقت کردند. خصوصیات این مسیریاب این بود که خروجی را از دو درگاه بدست میآورد تا بدین صورت بتواند در کارآیی تعادل برقرار شود. این مسیریاب از استاندار CMOS استفاده کرد. علاوه بر کاهش تعداد ریزحقلههای تشدیدگر سعی در کاهش تعداد موجبرها را نیز داشتند تا بدین صورت بتوانند ساختاری از مسیریاب را ارائه نمایند تا بتواند به کمک الگوریتم مسیریابی مبتنی بر بعد XY مقدار اتلاف نوری را کاهش دهد.
Shacham و همکارانش]18 [ساختار ترکیبی از نور و الکترونیک را برای شبکههای روی تراشه ارائه نمودند و مسیریاب نوری عاری از انسداد را بهبود دادند تا بتوانند اتلاف نوری را ارزیابی نمایند. همچنین، از الگوریتم مسیریابی مبتنی بر بعد XY برای انتقال دادهی نوری بین گرههای مبدا و مقصد استفاده کردند.
بعداز بررسی و مرور برخی از راهکارهای رایج ارائه شده در مورد مسیریابی و کاهش اتلاف نوری، در بخش 3 برخی از مفاهیم مهم و اساسی مطرح شده در ایدهی پیشنهادیمان را توضیح میدهیم.
3- مفاهیم اساسی و پایه
3-1- معماری شبکهی روی تراشهی نوری
یکی از خصوصیات ارتباطات نوری عدم وجود بافر است زیرا طراحی بافری که بتواند نور را در خود نگه دارد غیرممکن است ]13[. بنابراین، بر خلاف شبکههای روی تراشه که از سوئیچینگ بستهای استفاده میکنند، در ارتباطات نوری از سوئیچینگ مداری استفاده خواهیم نمود زیرا در این روش نیازی به استفاده از بافر نیست ]1[. روشهای مختلفی برای پیادهسازی سوئیچینگ مداری در شبکههای روی تراشهی نوری ارائه شده است.
بهعنوان مثال، یکی از روشها برای انتقال داده با استفاده از سیگنالهای نوری با طول موجهای مختلف، بدین صورت میباشد که ابتدا هر بسته از موجبرهای مسیر خود برای انتقال استفاده میکند. مزیت این روش استفاده از
فرکانسهای مختلف برای انتقال چندین داده بصورت همزمان میباشد. از طرفی، از معایب این روش هزینه بالا و اتلاف توان به خاطر وجود منابع لیزری مختلف است ]6 و 19-22[. روش دیگر برای پیادهسازی ارتباطات نوری استفاده از مدارات کنترلی الکتریکال میباشد. همچنین، از مداراتی بنام تعیین اولویت برای اختصاص درگاه به خود استفاده میکنند. معایب این روش نیز افزایش اتلاف توان میباشد. ساختار نوری- الکتریکال را بنام ساختار هیبرید یا ترکیبی میشناسیم ] 6 و 23[. سوئیچینگ مدارای نوری باعث شده است که تراشه شامل سه لایه بنامهای لایهی پردازشی، لایهی کنترلی الکترونیک و لایهی نوری باشد. لایهی پردازشی گرههای پردازشی را دارد و بهعنوان مبدا و چاهکهایی برای تمامی ارتباطات رفتار میکنند و
پایینترین لایه است. بالاترین لایه، لایهی نوری است که ارتباطات نوری با تکنیک تسهیم طول موج را شامل است. تمامی اجزای نوری موجود در لایهی نوری باید قبل ار انتقال دادهی نوری پیکربندی شوند بدین منظور از لایهی میانی بنام لایه کنترلی الکترونیک استفاده مینماییم. شکل 3 ساختار مربوط به این سه لایه را نشان
میدهد]24[.
شکل 3- معماری لایهها ]24[
3-2- اجزای پایه شبکهی روی تراشهی نوری
شبکهی روی تراشهی نوری شامل برخی اجزا و تجهیزات پایه میباشد که در ادامه هر کدام از آنها را بررسی
مینماییم.
3-2-1- اجزای الکتریکال
قطعات الکتریکال ترکیبی از ارتباطات سیمی و
مسیریابهای الکتریکال است. این مسیریاب شامل مداراتی بنام کنترلر و تعیین کننده اولویت میباشد. شکل 4 ساختار این مسیریاب را نشان میدهد ]25[.
شکل 4- ساختار یک مسیریاب الکتریکال ]25[
3-2-2- اجزای نوری
موجبرها دادهی نوری را حمل میکنند. مدولاتورها تبدیل سیگنال الکتریکال به نور را انجام میدهند. دیدکتورها تبدیل مجدد نور به سیگنالهای الکتریکال را انجام
میدهند. که این موارد بطور مفصل به همراه شکل در بخش 1 مقدمه بحث شده است. ریز حلقهی تشدیدگر برای تصمیمگیری انتخاب و یا برای تغییر مسیر دادهی نوری در موجبرها استفاده میشود. همچنین یک ریزحلقهی تشدیدگر میتواند با فرکانسهای مختلفی از طولموجها کار کند. یک ریز حلقهی تشدیدگر شامل دو حالت است: روشن و خاموش ]11[. اجزای سوئیچینگ موازی و متقاطع از جملهی دو اجزای اساسی در طراحی مسیریابهای نوری میباشد. اجزای نوری موازی شامل یک ریزحلقهی تشدیدگر و دو تا موجبر است. به عبارتی دیگر موجبرها به موازات ریزحلقه قرار دارند. اجزای نوری متقاطع همانند اجزای قبلی است با این تفاوت که موجبرها عمود به هم و ریز حلقه هستند. در حالت کلی 4 درگاه بنامهای input، drop،through و add در این اجزا داریم. زمانیکه ریزحلقه روشن است سیگنال مسیرش را تغییر داده و به سمت درگاه drop میرود. وگرنه، به مسیر خود ادامه داده و به درگاه دیگری هدایت میشود. در برخی از طراحیها برای این درگاه شماره نیز در نظر میگیرند. شکل 5 الف وب ساختار اجزای متقاطع و موازی، شکل 5 ج همین ساختار را به همراه شماره نشان میدهد ]26[.
شکل 5- ساختار اجزای موازی و متقاطع
3-3- همبندی و مدلهای چرخشی تطابقی
3-3-1- همبندی دو بعدی مش یا توری
در این مقاله از همبندی توری دو بعدی به خاطر سادگی ساختارش استفاده میکنیم. ساختار این همبندی در شکل 6 نشان داده شده است. فلشهای دو سر موجبرها،
مربعهای نارنجی هستههای پردازشی و دایرههای سبز رنگ مسیریابهای عاری از انسداد با 5 درگاه را نشان میدهد. شمارهگذاری را بصورت ستونی از بالا به پایین با شروع از شماره یک آغاز میکنیم.
شکل 6- همبندی توری دو بعدی
3-3-2- مدلهای چرخشی تطابقی
در همبندی توری دو بعدی سیگنال میتواند در چهار جهت شمال، جنوب، شرق و غرب مسیریاب حرکت نماید. چرخش یعنی تغییر جهت سیگنال. بدین دلیل، ما چهار مدل چرخشی بنامهای West-first، North-last، Negative-first وOdd-even را بررسی مینماییم. در این مدلهای چرخشی برای اجتناب از بنبست یک چرخش را در حالت ساعتگرد و یک چرخش در حالت پادساعتگرد یا در ستونهای فرد و زوج حذف میشود. به همین دلیل تمامی مدلهای چرخشی عاری از بنبست و دور باطل میباشند. در ادامه مدلهای چرخشی را بررسی مینماییم.
West-first: در حالت ساعتگرد چرخش جنوب به غرب، در حالت پادساعتگرد چرخش شمال به غرب حذف شده است.
North-last: در حالت ساعتگرد چرخش شمال به شرق و در حالت پادساعتگرد چرخش شمال به غرب حذف شده است.
Negative-first: در حالت ساعتگرد چرخش شرق به جنوب و در حالت پادساعتگرد چرخش شمال به غرب حذف شده است.
Odd-even: در ستونهای زوج چرخشهای شرق به شمال و شمال به غرب، در ستونهای فرد چرخشهای شرق به جنوب و جنوب به غرب حذف شده است.
شکل 7 الف مدل چرخشی West-first ، 7 ب مدل چرخشی North-last، 7 ج مدل چرخشی Negative-first را نشان میدهد. به چرخشهای حذف شده، چرخشهای ممنوعه نیز گفته میشود.
شکل 7- مدلهای چرخشی تطابقی
3-4- راهکار پیشنهادی ارائه شده
در این مقاله، با استفاده از الگوریتمهای مسیریابی عاری از بنبست مدلهای چرخشی تطابقی، سوئیچینگ مداری و الگوهای ترافیکی مختلف اتلاف نوری را در مسیرهای مختلف بین گرههای مبدا و مقصد محاسبه و مناسبترین مسیر را برای انتقال دادهی نوری در بستر لایهی نوری انتخاب میکنیم همچنین راهکار پیشنهادی از همبندی بدون بنبست دو بعدی توری یا مش با سایز M*N و مسیریاب عاری از انسداد با 5 درگاه] Crux 12 [نیز استفاده میکند. ابتدا سطرها و ستون همبندی را همانطور که در شکل 6 نشان داده شد، شماره گذاری میکنیم.
گرههای مبدا و مقصد میتوانند در یک سطر و ستون یا سطر و ستونهای مختلف باشند. با در نظر گرفتن الگوهای ترافیکی مختلف برای شناسایی گرههای مبدا و مقصد، الگوریتم مسیریابی سه مسیر مختلف را بین این گرهها در نظر گرفته سپس مقدار اتلاف نوری را در هر مسیریاب محاسبه کرده و در نهایت برای هر مسیر اتلاف کل را بدست میآوریم. الگوریتمهای مسیریابی عری از بنبست مدلهای چرخشی تطابقی، سوئیچیگ مداری، انواع الگوهای ترافیکی مختلف از جمله Random، Paratec، Madbench، Bitreverse، Cactus و Tornado
] 28و 29 [را در زیر بخش 3-3-2 بررسی نمودیم.
با تعیین گرههای مبدا و مقصد در لایهی نوری الگوریتم مسیریابی در مسیریاب Crux5 درگاهه] 12[ که در مسیرهای موجود بین گرهها قرار گرفتهاند اجرا میشود. تمام چرخشهای ساعتگرد و پادساعتگرد موجود در هر چهار نوع مدل چرخشی تطابقی در نظر گرفته شده سپس از درگاهها و جهتهای مجاز به سمت مسیریاب بعدی گام به گام هدایت میشود. همزمان با اجرای مدلهای چرخشی تطابقی، سوئیچینگ مداری نیز برای رزرو مسیریابها و مسیرها اجرا میشود. بهعبارتی دیگر، الگوریتم مسیریابی عاری از بنبست تا زمانی در هر مسیریاب اجرا میشود که به گره مقصد مورد نظر برسیم و مسیر موجود بین گرههای مبدا و مقصد به کمک سوئیچینگ مداری رزرو گردد. بعد از این مرحله، دادهی نوری ارسال میشود. همانطور که اشاره شد 3 مسیر مختلف به کمک الگوریتم مسیریابی رزرو میشود. به طور کاملتر میخواهیم هدف از ارائه این الگوریتم را توضیح دهیم. در واقع ما میخواهیم یک مسیر مناسب از بین مسیرهای مختلف را برای انتقال
دادهی نوری انتخاب نماییم. به همین دلیل عامل اتلاف نوری را در نظر میگیریم. یعنی هر مسیری که اتلاف نوری کمتری را در مقایسه با مسیرهای دیگر داشته باشد آن مسیر انتخاب شده و دادهی نوری از آن مسیر انتقال مییابد. همانطور که قبلاً نیز اشاره شد اجزای نوری مانند اتلاف تقاطع موجبرها، اتلاف خمش موجبرها مخصوصاً خمشهای 90 درجه و ریز حلقههای تشدیدگر در هر دو حالت روشن و خاموش از عوامل تأثیرگذار در اتلاف نوری میباشند. بعد از رزرو کردن مسیر و آمادهسازی برای انتقال دادهی نوری، باید مقدار اتلاف نوری را در هر مسیریاب تا زمانیکه داده به گره مقصد برسد را محاسبه نماییم. سپس مقادیر بدست آمده را با هم جمع میکنیم و نتیجهی بدست آمده را بهعنوان اتلاف کل آن مسیر در نظر میگیریم. همین مراحل را برای مسیرهای 2 و 3 نیز تکرار میکنیم. سپس اتلاف کل هر سه مسیر را با هم مقایسه کرده و مسیری را که کمترین مقدار اتلاف نوری را داشته باشد برای انتقال دادهی نوری در نظر میگیریم. با مقایسه سه مقدار بدست آمده برای اتلاف کل کمترین مقدار را به عنوان بهترین-حالت Best-case بیشترین مقدار را به عنوان بدترین-حالت Worst-case و مقداری که بین این دو حالت باشد بهعنوان متوسط-حالت Average-case معرفی میکنیم. در هر مدل چرخشی تطابقی و الگوهای ترافیکی مختلف، 16 حالت مختلف را تست مینماییم که میتوانیم در برخی حالتها گرههای مبدا یا مقصد را در یک سطر و ستون در نظر بگیریم. در شبیهسازی 12 حالت با گرههای مبدا و مقصد در سطر و ستونهای مختلف و 4 حالت با گرههای مبدا و مقصد در سطر و ستونهای یکسان در نظر میگیریم. دقت شود زمانیکه گرههای مبدا و مقصد در سطر و ستونهای یکسان هستند مقادیر هر سه حالت Best-case، Worst-case و Average-case با هم مساوی خواهند شد. در نهایت نتایج بدست آمده برای اتلاف نوری با استفاده از الگوریتم مسیریابی ارائه شده را با الگوریتم مسیریابی مبتنی بر بعد XY مقایسه خواهیم نمود تا درصد بهبود در مقدار اتلاف نوری در شبکهی روی
تراشهی نوری را نشان دهیم. بدین منظور، بعداز محاسبهی مقدار اتلاف در هر سه مسیر و تعیین بهترین، متوسط و بدترین حالت، مجموع تمام شانزده تا بهترین-حالت و 16 تا بدترین-حالت را محاسبه میکنیم. در آخر، تفاضل بین بهترین و بدترین را بدست میآوریم و بهعنوان درصد اتلاف نوری در نظر میگیریم.
4- نتایج شبیهسازی
در این بخش، برای بدست آوردن کمترین مقدار اتلاف نوری بین گرههای مبدا و مقصد شبیهسازی انجام شده است.
4-1- پیکربندی و محیط شبیهسازی
در این مقاله ما از شبیهسازهای CLAP ]26[ و متلب برای ارزیابی اتلاف نوری در شبکههای روی تراشهی نوری استفاده میکنیم. در این راستا، مقادیر اولیه برخی از متغیرها و اجزای فیزیکی باید تنظیم و مقدار دهی شود. شبیهسازی را برای سناریو و سایزهای مختلف شبکه ارزیابی کردیم. اجزای اساسی و پیکربندی مورد نیاز برای
شبیهسازی در جداول 1و 2و 3و 4 نشان داده شده است.
جدول 1- پیکربندی شبیهسازی
جدول 2- متغیرهای مربوط به اتلاف نوری]27[
جدول 3- متغیرهای مربوط به اتلاف نوری
(1) |
جدول 4- متغیرهای مربوط به مسیریاب Crux 5 درگاهه
4-2- ارزیابی اتلاف نوری
یکی از متغیرهای مهم در شبکههای روی تراشهی نوری همان طور که قبلاً نیز اشاره شد عامل اتلاف نوری میباشد. بدین منظور با در نظر گرفتن سایزهای مختلف برای همبندی توری دو بعدی مثلاً 2*2 تا 8*8 میتوانیم این ارزیابی را انجام دهیم. که در این قسمت برای سایز 8*8 شبیهسازی را در نظر گرفتهایم. شبیهسازی را بر اساس فرضیات ذکر شده در جداول 1 تا 4 و الگوریتم مسیریابی بحث شده انجام میدهیم. بنابراین، رابطهی 1 را بدست آورده و اتلاف نوری را محاسبه مینماییم.
در رابطهی 1 میتوانیم با جایگذاری مقادیر متغیرهای موجود مقدار اتلاف نوری را در هر مسیریاب بدست آوریم. بعداز اجرای شبیه سازی، نتایج بدست آمده را در نمودار شکل 8 و جدول 5 نشان دادهایم. مقدار درصد اتلاف در الگوریتم مبتنی بر بعد XY با همین فرضیات، 64 درصد است] 15[. که بعد از شبیهسازی و مقایسه مقادیر بدست آمده، درصد اتلاف در راهکارارائه شده بهینهتر است. از طرفی، مدل چرخشی تطابقی West-first در الگوهای ترافیکی مختلف درصد اتلاف نوری کمتری را در مقایسه با مدلهای چرخشی دیگر دارد.
شکل 8: درصد اتلاف نوری با مدلهای چرخشی و ترافیکی ختلف
در حالت کلی، با توجه به انتخاب مکان قرارگیری گرههای مبدا و مقصد ممکن است نتایج دیگری بدست آید. مثلاً با انتخاب گرهها در لبههای همبندی دو بعدی توری یا مش برخی از درگاهها و چرخشهای ممنوعه حذف میشود. چرا که الگویهای ترافیکی به گامهای الگوریتمهایشان وابسته هستند که با چه فرآیندی گرهها و ارتباطات بین آنها را شناسایی میکنند ]28 و 29[.
5- نتیجهگیری و کارهای آینده
با در نظر گرفتن همبندی توری دوبعدی، الگوریتمهای مسیریابی عاری از بنبست مدلهای چرخشی تطابقی، سوئیچینگ مداری، الگوهای ترافیکی مختلف و مسیریاب عاری از انسداد Crux با 5 درگاه]12[ راهکاری را در جهت کاهش اتلاف نوری ارائه نمودیم. بر اساس نتایج بدست آمده از شبیهسازی در نمودار شکل 8، جدول 5 و با مقایسه روشهایی که از تغییرات سختافزاری در ساختار مسیریابها ایجاد کرده بودند مانند کاهش تعداد موجبرها و تعداد ریزحلقههای تشدیدگر به همراه الگوریتم مسیریایی مبتنی بر بعد XY، راهکار ارائه شده درصد اتلاف کمتری داشته و بهعبارت دیگر آگاه از اتلاف است. در این مقاله، ایده مطرح شده مستقل از ساختار مسیریاب بوده و میتواند مسیرهای متنوعی را بین گرههای مبدا و مقصد بدست آورد و مسیر با کمترین مقدار اتلاف را انتخاب و برای انتقال دادهی نوری استفاده میکند. بهعنوان کار آینده، الگوریتم پیشنهادی را برای مسیریابهای نوری مختلف عاری از انسداد با 5 درگاه، هچنین الگوهای ترافیکی دیگر تست خواهیم نمود. هدف این ارزیابی، نشان دادن قابلیت مدلهای چرخشی تطابقی در جهت کاهش اتلاف نوری در شبکههای روی تراشهی نوری است.
جدول 5- مقایسه درصد اتلاف |
|
منابع
1.Shacham A, Bergmen K, Carloni LP (2008) Photonic Network-on-Chip for Future Generations of Chip Multiprocessors. IEEE Trans Comput 57: 1246-1260. doi: 10.1109/TC.2008.78
2.Hung MK, Yaoyao Y, Xiaowen W, Wei Z, Weichen L, Jiang X (2010) A Hierarchical Hybrid Optical-Electronic Network-on-Chip. In Proc IEEE Compute SOC Ann Symp 327-332. doi: 10.1109/ISVLSI.2010.17
3.Miller DAB (2009) Device Requirements for Optical Interconnects to Silicon Chips. Proc. IEEE 977:1166-1185. doi: 10.1109/JPROC.2009.2014298
4.Lee BG, Biberman A, Chan J, Bergmen K (2010) High-Performance Modulators and Switches for Silicon Photonic-Network-on-Chip. IEEE J. Sel. Topics Quantum Electron 16: 6-22. doi: 10.1109/JSTQE.2009.2028437
5.Min R, Ji R, Chen Q, Zhang L (2012) A Universal Method for Constructing N-Port Nonblocking Optical Router for Photonic Networks-on-Chip. Journal of Lightwave Technology 30: 3736-3741. doi: 10.1109/JLT.2012.2227945
6.Beausoleil RG, Kuekes PJ, Snider GS, Yuan WS, Williams RS (2008) Nanoelectronic and Nanophotonic Interconnect. Proceeding of the IEEE 96: 230-247. doi: 10.1109/JPROC.2007.911057
7.Xie Y, Nikdast M, Xu J, Wu X, Zhang W, Ye Y, Wang X, Wang Z, Liu W (2012) Formal Worst-Case Analysis of Crosstalk Noise in Mesh-Based Optical Networks-on-Chip. IEEE Transaction on very large Scale integration (VLSI) Systems 21:1823-1836. doi: 10.1109/TVLSI.2012.2220573
8.Chan J, Hendry G, Bergman K, Carloni LP (2011) Physical-Layer Modeling and System-Level Design of Chip-scale Photonic Interconnection Networks. Computer-Aided Design of Integrated Circuits and Systems, IEEE Trans, 30: 337-345. doi: 10.1109/TCAD.2011.2157157
9.Biberman A, Preston K, Hendry G, Sherwood N, Chan J, Levy JS, Lipson M, Bergman K (2011) Photonic Network-on-Chip Architectures Using Multilayer Deposited Silicon Materials for High-Performance Chip Multiprocessor. J. Emerge Techno Compute Syst 7:1-25. doi: 10.1145/1970406.1970409
10.Pan Y, Kumar P, Kim J, Memik G, Zhang Y, Choudhary A (2009) Firefly: Illuminating Future Network-on-Chip with Nanophotonics. Presented at the Proceedings of the 36th Annual International Symposium on Computer Architecture Austin Texas USA 429-440.
11.Hatamirad M, Reza A, Shabani H, Niazmand B, Reshadi M (2012) Loss-Aware Router Design Approach for Dimension-ordered Routing Algorithms in Photonic Networks-on-Chip. IJCSI International Journal of Computer Science Issues 9: 337-345.
12.Xie Y, Nikdast M, Xu J, Zhang W, Li Q, Wu X, Ye Y, Wang X, Liu W (2010) Crosstalk Noise and Bit Error Rate Analysis for Optical Network-on-Chip. DAC’10 Anaheim California USA 657-660.
13.Shacham A, Hendry G, Bergman K, Carloni LP (2007) On the Design of a Photonic Network-on-Chip. In networks-on-chip first International Symposium 53-64.
14.Gu H, Hung KM, Xu J, Zhang W (2009) A Low-power Low-cost Optical Router for Optical Networks-on-Chip in Multiprocessor System-on-Chip. IEEE Computer Society Annual Symposium on VLSI 19-24. doi: 10.1109/ISVLSI.2009.19
15.Ye Y, Wu X, Xu J, Zhang W, Nikdast M, Wang X (2012) Holistic Comparison of Optical Routers for Chip Multiprocessors. Supported by RPC11EG18 and SBI06/07. EG01-4 1-5. doi: 10.1109/ICASID.2012.6325348
16.Gu H, Xu J, Wang Z (2008) A Novel Optical Mesh Network-on-Chip for Gigascale Systems-on-chip. IEEE 1728-1731. doi: 10.1109/APCCAS.2008.4746373
17.Ji R, Yang L, Zhang L, Tian Y, Ding J, Chen H, Lu Y, Zhou P, Zhu W (2011) Five-port Optical Router for Photonic Networks-on-Chip. Optics Express, 19: 20258-202668. doi: 10.1364/OE. 19.020258
18.Shacham A, Lee BG, Chen Q, Carloni LP (2007) Photonic NoC for DMA Communications in Chip Multiprocessors. 15th IEEE Symposium on High-performance Interconnects IEEE Computer Society 29-38. doi: 10.1109/HOTI.2007.9
19.Vantrease D (2008) CORONA: System Implications of Emerging Nanophotonic Technology. In Computer Architecture, ISCA ’08. 35th International Symposium, 153-164. doi: 10.1109/ISCA.2008.35
20.Joshi A (2009) Silicon-Photonic CLOS Networks for Global on-Chips Communication. In Networks-on-Chip 3RD ACM/IEEE International Symposium, 124-133. doi: 10.1109/NOCS.2009.5071460
21.Koohi S, Abdollahi M, Hessabi S (2011) All-Optical Wavelength-Routed NoC based on a Novel Hierarchical Topology. In Networks-on-Chips (NoCs) Fifth IEEE/ACM International Symposium 97-104.
22.Sherwood-Droz N, Wang H, Chen L, Lee BG, Biberman A, Bergman K, Lipson M (2008) Optical 4*4 Hitless Silicon Router for Optical Networks-on-Chip (NoCs). Opt. Express 16:15915-15922. doi: 10.1364/OE. 16.015915
23.G (2011) Time-Division-Multiplexed Arbitration in Silicon Nanophotonic Networks-on-Chip for High Performance Chip Multiprocessors. J. Parallel Distrib Compute 71: 641-650. doi:10.1016/j.jpdc.2010.09.009
24.Wu Chan J (2012) Architecture Exploration and Design Methodologies of Photonic Interconnection Networks. Columbia University, Columbia, New York City.
25.Mo KH, Ye Y, Wu X, Zhang W, Liu W, Xu J (2010) A Hierarchical Hybrid Optical-Electronic Network-on-Chip. Presented at the proceedings of the 2010 IEEE Annual Symposium on VLSI.
26.Nikdast M, Xu J (2007) Crosstalk noise and Loss Analysis Platform (CLAP) publishing Hong Kong University of Science and Technology. http://www.ece.ust.hk/~eexu/CLAP.html.
27.Chan J, Hendry G, Biberman A, Bergman K, Carloni LP (2010) Phoenixsim: A simulator for physical-layer analysis of chip-scale photonic interconnection networks. Proceedings of the Conference on Design Automation and Test in Europe 691-696.
28.Singh A (2005) Load-balanced routing in interconnection networks. Submitted to the department of electrical engineering and the committee on graduate studies of Standford University in partial fulfillment of the requirements for the degree of Doctor of Philosophy.
29.Hendry G, Kamil S, Biberman A, Chan J, Lee B. G, Mohiyuddin M, Bergman K, Carloni L. P, Oliker L, Shalf J (2009) Analysis of Photonic Networks for a Chip Multiprocessor Using Scientific Applications. 3rd ACM/IEEE International Symposium 104-113. doi: 10.1109/NOCS.2009.5071458.
30.Hendry G (2011) Architectures and Design Automation for Photonic Networks on Chip. Submitted in partial fulfillment of the requirements for the degree of Doctor of Philosophy in the Graduate School of Arts and Sciences Columbia University.